在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[原创] FPGA串口通信程序(Verilog HDL带FIFO)

[复制链接]
发表于 2011-5-24 18:49:24 | 显示全部楼层
好资料,谢谢分享
发表于 2011-5-24 20:42:12 | 显示全部楼层
回复 1# jqxhit


    谢谢楼主分享 下来看看
发表于 2011-5-25 13:29:30 | 显示全部楼层
谢谢分享~~~~~~~~
发表于 2011-5-25 22:55:10 | 显示全部楼层
很好很好啊
发表于 2011-5-25 23:08:06 | 显示全部楼层
谢谢楼主分享
发表于 2011-5-27 23:23:35 | 显示全部楼层
谢谢
好东西
发表于 2011-6-4 12:48:51 | 显示全部楼层
谢谢,谢谢
发表于 2011-6-7 11:46:27 | 显示全部楼层
下载看一下,谢谢
发表于 2011-6-8 00:44:57 | 显示全部楼层
VERY GOOD
发表于 2011-6-8 10:03:13 | 显示全部楼层
download the doc
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 21:43 , Processed in 0.021326 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表