在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[原创] FPGA串口通信程序(Verilog HDL带FIFO)

[复制链接]
发表于 2012-1-14 20:59:31 | 显示全部楼层
学习中,顶楼主
发表于 2012-1-14 21:54:12 | 显示全部楼层
頂一下!!感謝無私分享!!
发表于 2012-1-15 12:42:10 | 显示全部楼层
感谢楼主啊 下下来学习学习
发表于 2012-1-16 16:49:44 | 显示全部楼层
thanl you for sharing
发表于 2012-1-16 20:18:05 | 显示全部楼层
哦, 谢谢哈,这东西不错,下来试试先
发表于 2012-2-29 21:25:48 | 显示全部楼层
多谢了,好好学习。
发表于 2012-3-1 00:09:27 | 显示全部楼层
下載看看  感謝分享
发表于 2012-3-4 11:44:01 | 显示全部楼层
下来看看先,thanks
发表于 2012-5-29 21:28:49 | 显示全部楼层
回复 1# jqxhit


    谢谢了,很好的
发表于 2012-6-2 15:32:29 | 显示全部楼层
好东西  啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:47 , Processed in 0.021106 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表