设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA串口通信程序（Verilog HDL带FIFO）
1 ...131415161718192021下一页
返回列表 发新帖
楼主: jqxhit

[原创] FPGA串口通信程序（Verilog HDL带FIFO）

[复制链接]
view177
发表于 2014-4-7 23:42:55 | 显示全部楼层
这个是好东东
回复 支持 反对

举报

hdg
发表于 2014-4-8 21:01:21 | 显示全部楼层
看看吧
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

学晋
发表于 2014-4-8 23:31:48 | 显示全部楼层
感谢分享 看看
回复 支持 反对

举报

范颛
发表于 2014-4-15 10:41:03 | 显示全部楼层
正要用呢
回复 支持 反对

举报

520810
发表于 2014-5-20 13:20:58 | 显示全部楼层
带的FIFO是多大的呢？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lunmag
发表于 2014-5-20 22:30:06 | 显示全部楼层
谢谢，学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mnkskimo
发表于 2014-5-23 01:56:13 | 显示全部楼层
謝謝分享很棒的書
感恩
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

billow_xa
发表于 2014-9-7 17:42:44 | 显示全部楼层
谢谢lz分享,我收藏了!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yanmylbh
发表于 2014-9-8 00:10:00 | 显示全部楼层
00000000000000000000000000000000000000000000000000000
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zjquan
发表于 2014-9-15 15:00:12 | 显示全部楼层
谢谢，学习学习
回复 支持 反对

举报

下一页 »
1 ...131415161718192021下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:33 , Processed in 0.026288 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表