设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA串口通信程序（Verilog HDL带FIFO）

1 ... 13 14 15 16 171819 20 21 / 21 页下一页

返回列表发新帖

楼主: jqxhit

[原创] FPGA串口通信程序（Verilog HDL带FIFO）

发表于 2014-4-7 23:42:55 | 显示全部楼层

这个是好东东

回复支持反对

使用道具举报

发表于 2014-4-8 21:01:21 | 显示全部楼层

看看吧

回复支持反对

使用道具举报

发表于 2014-4-8 23:31:48 | 显示全部楼层

感谢分享看看

回复支持反对

使用道具举报

发表于 2014-4-15 10:41:03 | 显示全部楼层

正要用呢

回复支持反对

使用道具举报

发表于 2014-5-20 13:20:58 | 显示全部楼层

带的FIFO是多大的呢？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-5-20 22:30:06 | 显示全部楼层

谢谢，学习学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-5-23 01:56:13 | 显示全部楼层

謝謝分享很棒的書
感恩

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-9-7 17:42:44 | 显示全部楼层

谢谢lz分享,我收藏了!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-9-8 00:10:00 | 显示全部楼层

00000000000000000000000000000000000000000000000000000

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-9-15 15:00:12 | 显示全部楼层

谢谢，学习学习

回复支持反对

使用道具举报

1 ... 13 14 15 16 171819 20 21 / 21 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-21 15:50 , Processed in 0.018261 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表