设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA串口通信程序（Verilog HDL带FIFO）
1 ...131415161718192021下一页
返回列表 发新帖
楼主: jqxhit

[原创] FPGA串口通信程序（Verilog HDL带FIFO）

[复制链接]
skew
发表于 2017-6-10 21:39:46 | 显示全部楼层
楼主能提供一下testbench吗？
回复 支持 反对

使用道具 举报

QQben
发表于 2017-6-11 10:30:48 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

kyodshee
发表于 2017-6-13 10:53:39 | 显示全部楼层
you are nice man.
回复 支持 反对

使用道具 举报

发表于 2017-6-14 19:00:10 | 显示全部楼层
thank you very much
回复 支持 反对

使用道具 举报

david69
发表于 2017-6-21 16:13:01 | 显示全部楼层
好东西，感谢分享!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-7-13 15:24:17 | 显示全部楼层
感谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-7-13 15:45:41 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

crwd00
发表于 2017-7-16 19:29:16 | 显示全部楼层
这个不错 ，正好需要 ，看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zxs2000
发表于 2017-7-17 21:11:02 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-7-28 11:10:22 | 显示全部楼层
感谢楼主分享！
回复 支持 反对

使用道具 举报

下一页 »
1 ...131415161718192021下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-21 15:51 , Processed in 0.019231 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表