在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[原创] FPGA串口通信程序(Verilog HDL带FIFO)

[复制链接]
发表于 2017-6-10 21:39:46 | 显示全部楼层
楼主能提供一下testbench吗?
发表于 2017-6-11 10:30:48 | 显示全部楼层
谢谢分享
发表于 2017-6-13 10:53:39 | 显示全部楼层
you are nice man.
发表于 2017-6-14 19:00:10 | 显示全部楼层
thank you very much
发表于 2017-6-21 16:13:01 | 显示全部楼层
好东西,感谢分享!
发表于 2017-7-13 15:24:17 | 显示全部楼层
感谢楼主分享
发表于 2017-7-13 15:45:41 | 显示全部楼层
谢谢分享
发表于 2017-7-16 19:29:16 | 显示全部楼层
这个不错 ,正好需要 ,看看
发表于 2017-7-17 21:11:02 | 显示全部楼层
谢谢分享
发表于 2017-7-28 11:10:22 | 显示全部楼层
感谢楼主分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:42 , Processed in 0.025940 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表