在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[原创] FPGA串口通信程序(Verilog HDL带FIFO)

[复制链接]
发表于 2012-6-2 15:43:06 | 显示全部楼层
参考一下
发表于 2012-6-20 16:57:44 | 显示全部楼层
谢谢,看看
发表于 2012-6-28 16:20:14 | 显示全部楼层
回复 1# jqxhit


   需要,谢谢楼主
发表于 2012-8-20 21:39:29 | 显示全部楼层
看看先~~~
发表于 2012-8-20 21:55:53 | 显示全部楼层
是SPI的吗?
发表于 2012-10-9 19:05:54 | 显示全部楼层
下来看看,希望有用啊。谢谢楼主。。。。。。。。。
发表于 2012-11-1 11:05:20 | 显示全部楼层
好东西
发表于 2012-11-7 21:40:22 | 显示全部楼层
学习学习~~~
发表于 2012-11-8 09:04:19 | 显示全部楼层
very interesting !!!
发表于 2012-11-8 09:45:33 | 显示全部楼层
下来看看先
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:48 , Processed in 0.020085 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表