设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA串口通信程序（Verilog HDL带FIFO）

1 ... 8 9 10 111213 14 15 16 ... 21 / 21 页下一页

发新帖

楼主: jqxhit

[原创] FPGA串口通信程序（Verilog HDL带FIFO）

发表于 2011-7-6 16:20:04 | 显示全部楼层

下来看看啊

回复支持反对

发表于 2011-7-29 00:10:16 | 显示全部楼层

还可以的，下载了

回复支持反对

发表于 2011-7-30 22:06:00 | 显示全部楼层

正在学习中，谢谢了

回复支持反对

发表于 2011-8-1 13:13:04 | 显示全部楼层

有同志说可用，下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-1 21:41:25 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-8-1 21:53:20 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-16 19:29:09 | 显示全部楼层

下来先看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-9-19 14:21:53 | 显示全部楼层

thanks
good good good

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-10-28 09:36:48 | 显示全部楼层

好东西，下载啦

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-14 18:12:39 | 显示全部楼层

好东西啊。。下来看看

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 21 / 21 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-2 11:26 , Processed in 0.021581 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表