在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[原创] FPGA串口通信程序(Verilog HDL带FIFO)

[复制链接]
发表于 2011-4-21 09:05:34 | 显示全部楼层
gaozhegetaimeijingle
发表于 2011-4-24 12:37:37 | 显示全部楼层
正在做这个,下来看看,谢谢楼主分享!
发表于 2011-4-28 03:42:42 | 显示全部楼层
学习一下!!
发表于 2011-4-29 14:40:41 | 显示全部楼层
发表于 2011-5-9 09:22:59 | 显示全部楼层
thanks~~
发表于 2011-5-11 15:06:23 | 显示全部楼层
回复 1# jqxhit


    先下来看看。。。
发表于 2011-5-12 11:27:01 | 显示全部楼层
谢谢楼主分享,程序里面要是有的注释就更好了,嘿嘿。。。
请教楼主下啊:我现在也正在弄串口这块,不知道该如何从FIFO中依次获取字符,并保存,因为我要对接收来的字符串进行判断并作处理
发表于 2011-5-14 17:12:52 | 显示全部楼层
正需要!!!!!
发表于 2011-5-18 15:54:14 | 显示全部楼层
好东西谢谢分享
发表于 2011-5-20 15:03:22 | 显示全部楼层
try it a go , i will back!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:04 , Processed in 0.024566 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表