在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[原创] FPGA串口通信程序(Verilog HDL带FIFO)

[复制链接]
发表于 2010-10-23 12:44:46 | 显示全部楼层
有文档就更好了
发表于 2010-10-23 15:03:21 | 显示全部楼层
不错啊
发表于 2010-10-27 20:40:14 | 显示全部楼层
谢谢!!
发表于 2010-11-10 12:19:22 | 显示全部楼层
好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好
好好好好好好好好好好好好好好好好好
好好好好好好好
好好好好好好好好好好好好好好好好好
好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好
发表于 2010-11-21 20:16:51 | 显示全部楼层
怎么用呢?
发表于 2010-11-21 20:45:56 | 显示全部楼层
看看先!
发表于 2010-11-21 20:51:24 | 显示全部楼层
谢谢  lz
发表于 2010-11-22 22:28:25 | 显示全部楼层
下来学习学习
发表于 2010-11-24 12:34:07 | 显示全部楼层
dddddddddddd
发表于 2010-11-24 13:06:29 | 显示全部楼层
下了,看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:39 , Processed in 0.022632 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表