设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA串口通信程序（Verilog HDL带FIFO）

1 234 5 6 7 8 9 10 ... 21 / 21 页下一页

发新帖

楼主: jqxhit

[原创] FPGA串口通信程序（Verilog HDL带FIFO）

发表于 2010-4-26 13:36:45 | 显示全部楼层

这个亦有可能用到。。多谢

回复支持反对

发表于 2010-4-26 15:15:22 | 显示全部楼层

钱又不够了。。。。。

回复支持反对

发表于 2010-4-26 16:41:48 | 显示全部楼层

下载来学习下,谢谢

回复支持反对

发表于 2010-4-26 20:44:27 | 显示全部楼层

good, thanks

回复支持反对

发表于 2010-4-26 20:48:24 | 显示全部楼层

多谢楼主~~~~~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-26 21:07:25 | 显示全部楼层

好东西，谢谢楼主啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-26 21:37:06 | 显示全部楼层

感谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-26 21:40:07 | 显示全部楼层

thanks~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-26 21:45:09 | 显示全部楼层

thanks~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-26 23:32:51 | 显示全部楼层

下来看看

回复支持反对

1 234 5 6 7 8 9 10 ... 21 / 21 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 17:32 , Processed in 0.024972 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表