always @ (*)是什么意思？

luyuntao · 发表于 2009-12-22 10:32:57

您需要登录才可以下载或查看，没有账号？注册

x

我公司前人写的代码：
always @ (*)begin
oW = 1'b1;
if (current_state == W_T)
oW = (~Ind);
else oW = 1'b1;
end

always @ (*)是什么意思？

pshiue · 发表于 2009-12-22 10:38:02

This is a combinational logic. In this case ,it's the same as
always @( current_state or Ind)

foreveryanyee · 发表于 2009-12-22 10:50:49

所有相关的信号，应该是一个组合逻辑

luyuntao · 发表于 2009-12-22 10:51:03

（）中的*相当于把所有用到的敏感信号放到（）中对吗？

MOSFET · 发表于 2009-12-22 10:54:04

VERILOG 2001
所有敏感变量

luyuntao · 发表于 2009-12-22 10:57:37

明白了。谢谢

luyuntao · 发表于 2009-12-22 11:02:42

第二行为什么要先写
oW = 1'b1;
呢？
第5行else不是已经包含了吗？

tiantianxch · 发表于 2009-12-22 14:37:23

verilog 2001的标准

zhouskill · 发表于 2009-12-22 15:34:10

verilog 2001

pshiue · 发表于 2009-12-22 16:01:50

To luyuntao,
You are right. In this case, you can skip this statement.

[求助] always @ (*)是什么意思？