always @ (*)是什么意思？

hahadaxiao · 发表于 2010-2-18 21:19:43

如二楼所说那样

yuanpin318 · 发表于 2010-2-19 11:32:06

verilog 2001, combinational logic

decade · 发表于 2010-2-19 17:16:34

比较好的讨论帖

psd0208 · 发表于 2010-2-20 10:32:22

支持！

zhanghengi · 发表于 2010-2-20 23:05:20

VERILOG 2001标准中，可以把敏感表里的内容用通配符*来表示，不用再把每个敏感内容写进去，方便代码编写。

sagegao · 发表于 2010-3-17 22:41:45

简化的敏感列表表示，verilog2001标准。

jokeshe · 发表于 2010-3-17 23:04:04

就是省去铭感列表... 如果以前你要自列举的话，如果列少了,综合实现不会有影响，但是会影响仿真...

swiki · 发表于 2010-3-17 23:09:25

学习了，谢谢分享

tianguau · 发表于 2010-3-17 23:43:17

To luyuntao,
You are right. In this case, you can skip this statement.

amin2008 · 发表于 2010-3-17 23:59:06

输入都是敏感量

[求助] always @ (*)是什么意思？