在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhouskill

[转贴] 如何写好状态机(verilog)

[复制链接]
发表于 2010-7-15 14:07:48 | 显示全部楼层
入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版
发表于 2010-7-15 14:11:56 | 显示全部楼层
发表于 2010-7-15 14:19:54 | 显示全部楼层
如何写好状态机
发表于 2010-7-25 23:34:00 | 显示全部楼层
学习一下
发表于 2010-7-25 23:41:28 | 显示全部楼层
very good!!!!!!!!
发表于 2010-7-26 16:31:38 | 显示全部楼层
看看~~~~~~~~~~
发表于 2010-7-26 16:39:18 | 显示全部楼层
看看先
发表于 2010-7-27 21:13:23 | 显示全部楼层
不错的基础资料
发表于 2010-8-5 10:21:52 | 显示全部楼层
看写的如何  谢谢!
发表于 2010-8-5 10:49:35 | 显示全部楼层
非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 04:39 , Processed in 0.026678 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表