如何写好状态机（verilog）

zhouskill · 发表于 2009-10-20 08:35:04

您需要登录才可以下载或查看，没有账号？注册

x

状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许
多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。
http://bbs.eetop.cn/thread-34417-1-1.html

syf1025 · 发表于 2009-10-20 09:22:44

very good!!!!!!!!

cihchenlin · 发表于 2009-10-20 09:53:14

好贴

xoos · 发表于 2009-10-20 12:18:20

谢谢！

xiaopangwa · 发表于 2009-10-20 13:00:35

支持一下

eaglelsb · 发表于 2009-10-20 14:49:07

看看写的如何

cc_ee · 发表于 2009-10-20 17:00:17

dingdingding

linglingfa · 发表于 2009-10-20 19:13:58

笔试必备
6# eaglelsb

zhangqiulan66 · 发表于 2009-10-20 19:28:59

顶起来！

Avalon · 发表于 2009-10-21 00:01:13

谢谢！

[转贴] 如何写好状态机（verilog）