设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如何写好状态机（verilog）
1 ...67891011121314
返回列表 发新帖
楼主: zhouskill

[转贴] 如何写好状态机（verilog）

[复制链接]
发表于 2012-11-7 20:27:25 | 显示全部楼层
谢谢!谢谢!
回复 支持 反对

使用道具 举报

发表于 2012-12-16 14:00:35 | 显示全部楼层
对状态机有很详细的介绍，不错的文档
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

oll110
发表于 2013-5-6 17:49:51 | 显示全部楼层
感谢楼主贡献
回复 支持 反对

使用道具 举报

发表于 2013-9-25 23:25:10 | 显示全部楼层
好东西啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

dgsczy
发表于 2014-2-27 20:57:12 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1 ...67891011121314
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-6 19:51 , Processed in 0.012447 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表