分频器问题

dlbasin · 发表于 2009-5-17 09:51:21

您需要登录才可以下载或查看，没有账号？注册

x

占空1:1的3分频器如下图，请问为什么第一个触发器的输出Q不是其输入时钟的2分频呢？

[ 本帖最后由 dlbasin 于 2009-5-17 09:52 编辑 ]

niumingchao · 发表于 2009-5-18 08:36:47

如果没有最后一级的反馈,应该就可以了,这个图的输出你可以仿真一下看

liulanghan · 发表于 2009-5-24 00:11:33

第一个触发器的输出Q应该是其输入时钟的2分频,

至于你所说的"第一个触发器的输出Q不是其输入时钟的2分频呢",我的理解是"第一个触发器的输出Q不是CLK的2分频"
其实CLK不是第一个触发器的输入时钟,CLK经过XOR后才是第一个触发器的输入时钟

liulanghan · 发表于 2009-5-24 00:13:33

而且,如果你的CLK速度可以与XOR+DFF+DFF的延迟相比拟的话,也可能会有问题

xs_uestc · 发表于 2009-5-24 19:51:45

看不懂

luck635 · 发表于 2009-5-25 12:57:35

比较赞成二楼的意见

hhero · 发表于 2009-5-25 19:49:48

这个事三分频电路啊有点神奇哦有没有高手讲解下？

yueywcy · 发表于 2009-5-26 01:07:25

该电路确实能实现三分频功能.具体分析如下:
如有不正确的地方还请指正.

yueywcy · 发表于 2009-5-26 01:18:50

至于楼主说的第一个触发器输出不是其输入时钟的二分频,应该不会的,将单个DFF 拿出来仿真确实是一个二分频电路,不知楼主仿真出来是几分频,有建议楼主在仿真时确认一下其输入时钟是否是标准时钟,如还有问题请将
仿真的波形贴上来. ^ ^

icwalker · 发表于 2009-5-27 14:34:21

这种数据和时钟混用的做法容易导致glitch 的问题

站长推荐 /2