在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2255|回复: 3

[求助] 扫描插入 小白求助

[复制链接]
发表于 2016-8-1 21:09:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
scan插入主要是测什么的,能测出实际逻辑功能的错误吗?就是说可以测出组合逻辑的错误吗?
1.比方说用的是多路选择触发器类型,分两个周期,一个是移位,一个是捕获,移位可以是多个cycle,捕获是一个cycle,
移位阶段是不覆盖两个dff之间的组合逻辑的吧,那是不是只能测试捕获阶段的那个dff之前的组合逻辑的功能?

2.一个芯片是不是可以分多个scan扫描链?

3. scan的时钟和实际需要执行的function的时钟是不是可以一样,可以不一样?
发表于 2016-8-2 15:28:53 | 显示全部楼层
我认为DFT是测试制造的STAND CELL是否有问题,比如说一个与门一直输出为零或者一直输出为一,是通过插入扫描连,在shift mode 下对scan FF 赋值,在capture mode 下获取计算值,通过与预期值对比测试此电路是否出现了错误。
2. 可以
3.都可以,既可以用测试机台的时钟,也可以用芯片时钟。
 楼主| 发表于 2016-8-3 09:07:31 | 显示全部楼层
回复 2# Zongxiao


capture mode是不是只经过一个dff的功能路径,shift mode没经过功能路径,那shift mode的那几个dff之间的组合逻辑功能是不是没办法覆盖到?谢谢!
发表于 2016-8-3 22:10:45 | 显示全部楼层
回复 3# dyytx


   插入scan chain会替换normal FF为scan FF,scan FF是级联的,所以在shift mode下,绝大多数的scan ff都会被赋值,覆盖率很高。替换成了SFF,就可以被观测到。我也是初学者讲的不太清楚。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:28 , Processed in 0.019583 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表