在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: brucezhan

【原创】FPGA时序分析之Gated Clock 1

[复制链接]
发表于 2009-10-3 14:25:41 | 显示全部楼层
it's good
发表于 2009-10-12 17:36:02 | 显示全部楼层
谢楼主
发表于 2009-10-12 19:44:47 | 显示全部楼层
发表于 2009-10-14 12:28:14 | 显示全部楼层
时序还真是麻烦哦
发表于 2009-10-17 18:47:01 | 显示全部楼层
谢谢。。。。。。。
发表于 2009-10-25 21:15:54 | 显示全部楼层
好,正在学习静态时序分析
发表于 2009-11-2 11:14:36 | 显示全部楼层
多谢分享经验,学习学习
发表于 2009-11-2 12:38:18 | 显示全部楼层
时序是难点
发表于 2009-11-2 13:16:20 | 显示全部楼层
谢谢楼主
发表于 2009-11-2 14:10:51 | 显示全部楼层
1# brucezhan


正在准备学习FPGA。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 05:36 , Processed in 0.022282 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表