在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: brucezhan

【原创】FPGA时序分析之Gated Clock 1

[复制链接]
发表于 2009-7-19 15:17:02 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2009-7-19 16:10:38 | 显示全部楼层

多谢共享

多谢楼主共享
回复 支持 反对

使用道具 举报

发表于 2009-7-19 22:51:03 | 显示全部楼层
xiexie楼主是个大好人
回复 支持 反对

使用道具 举报

发表于 2009-7-31 08:37:39 | 显示全部楼层
asic的clock gating is typically implemented by synthesis tool. On the design side, designer just need to write so code so that it's tool friendly... you don't really need to insert the clock gating in your design...
回复 支持 反对

使用道具 举报

发表于 2009-8-18 15:05:03 | 显示全部楼层
感謝分享
回复 支持 反对

使用道具 举报

发表于 2009-8-18 21:06:16 | 显示全部楼层
好东西,下来学习一下
回复 支持 反对

使用道具 举报

发表于 2009-8-19 20:42:22 | 显示全部楼层
多谢多谢~
回复 支持 反对

使用道具 举报

发表于 2009-8-19 22:45:50 | 显示全部楼层

好资料

这个讨论不错!
回复 支持 反对

使用道具 举报

发表于 2009-8-21 18:21:24 | 显示全部楼层
谢谢提供!好资料哈
回复 支持 反对

使用道具 举报

发表于 2009-8-22 14:39:48 | 显示全部楼层
一般在FPGA里都不建议实现门控时钟的,如果一定要实现,最好也先用类似Synplify这样的工具先综合一下。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-8 06:55 , Processed in 0.018637 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表