设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【原创】FPGA时序分析之Gated Clock 1

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

发新帖

楼主: brucezhan

【原创】FPGA时序分析之Gated Clock 1

发表于 2009-7-14 21:36:05 | 显示全部楼层

时序难啊

时序总是难点啊

回复支持反对

发表于 2009-7-15 20:36:47 | 显示全部楼层

講的很詳細，很受用說，我學到東西了!

回复支持反对

发表于 2009-7-15 22:18:19 | 显示全部楼层

thanks

thanks

回复支持反对

发表于 2009-7-16 00:49:22 | 显示全部楼层

好，谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-7-17 17:17:30 | 显示全部楼层

看一下，时钟问题比较棘手。。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-7-17 20:26:54 | 显示全部楼层

谢谢楼主分享好东西啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-7-18 09:58:49 | 显示全部楼层

时序问题，ding

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-7-18 13:26:15 | 显示全部楼层

顶。。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-7-18 16:22:33 | 显示全部楼层

其實還不錯

最近正需要用到

謝啦

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-7-19 00:15:53 | 显示全部楼层

Thanks for your share....
看样子还是手动改比较保险

回复支持反对

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 10:40 , Processed in 0.022659 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表