在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: brucezhan

【原创】FPGA时序分析之Gated Clock 1

[复制链接]
发表于 2009-7-14 21:36:05 | 显示全部楼层

时序难啊

时序总是难点啊
发表于 2009-7-15 20:36:47 | 显示全部楼层
講的很詳細,很受用說,我學到東西了!
发表于 2009-7-15 22:18:19 | 显示全部楼层

thanks

thanks
发表于 2009-7-16 00:49:22 | 显示全部楼层
好,谢谢!
发表于 2009-7-17 17:17:30 | 显示全部楼层
看一下,时钟问题比较棘手。。。
发表于 2009-7-17 20:26:54 | 显示全部楼层
谢谢楼主分享   好东西啊
发表于 2009-7-18 09:58:49 | 显示全部楼层
时序问题,ding
发表于 2009-7-18 13:26:15 | 显示全部楼层
顶。。。。
发表于 2009-7-18 16:22:33 | 显示全部楼层
其實還不錯

最近正需要用到

謝啦
发表于 2009-7-19 00:15:53 | 显示全部楼层
Thanks for your share....
看样子还是手动改比较保险
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 16:07 , Processed in 0.023728 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表