在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: brucezhan

【原创】FPGA时序分析之Gated Clock 1

[复制链接]
发表于 2009-8-31 04:47:33 | 显示全部楼层
thank you for sharing
回复 支持 反对

使用道具 举报

发表于 2009-8-31 04:49:14 | 显示全部楼层
thank very much for your sharing!
回复 支持 反对

使用道具 举报

发表于 2009-8-31 04:51:14 | 显示全部楼层
thank very much for your sharing!
回复 支持 反对

使用道具 举报

发表于 2009-8-31 23:12:43 | 显示全部楼层
谢谢你了。
回复 支持 反对

使用道具 举报

发表于 2009-9-1 19:21:46 | 显示全部楼层
In FPGA, gated clock is a gib issue.
回复 支持 反对

使用道具 举报

发表于 2009-9-4 16:20:56 | 显示全部楼层
FPGA内面,gateclock很烦的啊
回复 支持 反对

使用道具 举报

发表于 2009-9-5 02:59:22 | 显示全部楼层
感谢楼主分享宝贵经验
回复 支持 反对

使用道具 举报

发表于 2009-9-5 14:46:43 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2009-9-5 18:57:00 | 显示全部楼层
太好了,这几天正受到这个问题的困扰,看到楼主的材料太好了,拜谢楼主!
回复 支持 反对

使用道具 举报

发表于 2009-9-5 20:02:01 | 显示全部楼层

这个网站不错啊

这个网站不错啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-8 06:57 , Processed in 0.016014 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表