EETOP 创芯网论坛 (原名:电子顶级开发网)

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

楼主: brucezhan

【原创】FPGA时序分析之Gated Clock 1

[复制链接]
发表于 2010-3-4 19:20:45 | 显示全部楼层
学习学习
发表于 2010-3-4 21:50:58 | 显示全部楼层
支持一个
发表于 2010-3-19 22:39:19 | 显示全部楼层
谢谢楼主 辛苦啦 我正用呢
发表于 2010-3-20 19:26:15 | 显示全部楼层
这种问题吧,搞一辈子FPGA未必会遇到一次,但是遇到了就是很头疼。不建议初学者太去关注这些理论的东西,太容易钻死胡同。白白浪费时间。
发表于 2010-4-4 22:56:40 | 显示全部楼层
fpga的时序参数有点特殊
发表于 2010-4-5 09:51:00 | 显示全部楼层
谢谢大侠,经常发现有飘逸事件
发表于 2010-4-6 19:02:08 | 显示全部楼层
瞅瞅看看
发表于 2010-4-6 19:44:28 | 显示全部楼层
heheding,还有其他关于时序分析的帖子吗?
发表于 2010-4-6 20:38:06 | 显示全部楼层
thank you very much
发表于 2010-4-6 20:40:07 | 显示全部楼层
thank you very much
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


QQ|小黑屋|手机版|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 17:56 , Processed in 0.027130 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表