在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2009-10-13 19:43:49 | 显示全部楼层
好东西 看看啊
发表于 2009-10-14 19:23:04 | 显示全部楼层
FSM-Based Digital Design Using Verilog HDL
发表于 2009-10-14 19:31:03 | 显示全部楼层
好书真多啊。
发表于 2009-10-18 22:17:48 | 显示全部楼层
多谢楼主分享~~~
发表于 2009-10-19 03:00:10 | 显示全部楼层
好东西下来看看。
发表于 2009-10-19 03:02:32 | 显示全部楼层
我用的ISE10.0感觉里面TESTBENCH的讲解有些老了。个人意见。
发表于 2009-10-19 09:02:33 | 显示全部楼层
感谢分享~
下载来学习看看~
发表于 2009-10-24 01:07:24 | 显示全部楼层
很好,谢谢
发表于 2009-10-24 20:48:24 | 显示全部楼层
哦,大家评价都很高啊!
看来好东西了1
先多谢楼主了!
发表于 2009-10-25 07:53:17 | 显示全部楼层
看看,thank
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:09 , Processed in 0.020517 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表