在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2009-3-24 20:26:12 | 显示全部楼层
谢谢了。楼主辛苦了!
发表于 2009-3-28 14:17:23 | 显示全部楼层
感謝大大無私的分享,感恩啦!!!
发表于 2009-3-29 16:03:30 | 显示全部楼层
谢谢分享
发表于 2009-3-29 18:39:41 | 显示全部楼层
收下看看
发表于 2009-3-31 18:29:37 | 显示全部楼层
没分了,先回复
发表于 2009-4-3 16:09:21 | 显示全部楼层
Ding!
发表于 2009-4-9 18:30:19 | 显示全部楼层
dddddddddddddd
发表于 2009-4-22 22:22:12 | 显示全部楼层
看看再说
发表于 2009-4-25 09:24:24 | 显示全部楼层

re

good data
thanks for your sharing
发表于 2009-4-26 09:18:58 | 显示全部楼层
似乎还不错的资料,多谢共享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:55 , Processed in 0.022568 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表