在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2009-6-18 16:28:21 | 显示全部楼层
thanks for sharing
发表于 2009-6-18 16:47:56 | 显示全部楼层
thanks for your kind sharing
发表于 2009-6-24 14:37:47 | 显示全部楼层
谢谢啦!!
发表于 2009-6-24 17:07:06 | 显示全部楼层
98 :victory: :victory: :victory: :) :) :)
发表于 2009-6-24 18:32:33 | 显示全部楼层
这个材料很好啊
发表于 2009-6-24 22:16:33 | 显示全部楼层
谢谢楼主分享!
发表于 2009-6-26 09:07:51 | 显示全部楼层
好东西,值得下载
发表于 2009-6-26 09:36:50 | 显示全部楼层
:victory:
发表于 2009-9-27 16:47:42 | 显示全部楼层
ding...............
发表于 2009-9-27 20:14:10 | 显示全部楼层
说实话,不怎么样给一点没做过测试的人看看可以
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:16 , Processed in 0.022009 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表