在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 30227|回复: 233

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2009-2-18 21:38:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
veriloghdl及其Testbench编写方法.pdf
还不错哟

VerilogHDL及其Testbench编写方法.pdf

238.07 KB, 下载次数: 1667 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-2-19 05:31:00 | 显示全部楼层
下下来看看 非常感谢
发表于 2009-2-21 21:50:58 | 显示全部楼层
谢谢楼主分享!好书好书
发表于 2009-2-23 13:56:31 | 显示全部楼层
好东西,值得下载
发表于 2009-2-24 15:40:54 | 显示全部楼层
看看再说。
发表于 2009-2-24 15:50:51 | 显示全部楼层
谢谢分享
发表于 2009-3-11 19:36:45 | 显示全部楼层
DING DING DING !!!
发表于 2009-3-11 22:42:17 | 显示全部楼层
谢谢了
发表于 2009-3-12 15:18:13 | 显示全部楼层
谢谢。。。。
发表于 2009-3-18 12:55:08 | 显示全部楼层
thank u for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 10:13 , Processed in 0.029608 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表