准备做一个10bit 250MHz ADC,大家给点建议

fuyibin

原帖由 uopuwe 于 2009-2-19 14:52 发表

                               
登录/注册后可看大图

有一个关键问题，通常AFE的前半部分是有vga的，最后才是adc，如果vga是switched capacitor topology，则adc不需要S/H circuit！！！
这样，难度最大的模块不用设计了，也许你需要重新进行电流分配。此外，第一级ma ...

一个说带宽太小，一个说带宽太大，我到底听谁的啊
小弟我晕了

vdslafe

原帖由 fuyibin 于 2009-2-19 15:28 发表

                               
登录/注册后可看大图

一个说带宽太小，一个说带宽太大，我到底听谁的啊
小弟我晕了

你是designer,你看着办。sim 出来好就行

vdslafe

原帖由 daxigua179 于 2009-2-19 13:03 发表

                               
登录/注册后可看大图

理论上来说应该是这样的，每级的ＭＤＡＣ只要满足
剩下流水级形成的ｐｉｐｅｌｉｎｅ要求就ＯＫ了，
SHA的精度实际上并不是绝对重要的 ，更多需要考虑
的是线性度和噪声。

精度不就是指线性度和噪声么？

daxigua179

原帖由 uopuwe 于 2009-2-19 14:52 发表

                               
登录/注册后可看大图

有一个关键问题，通常AFE的前半部分是有vga的，最后才是adc，如果vga是switched capacitor topology，则adc不需要S/H circuit！！！
这样，难度最大的模块不用设计了，也许你需要重新进行电流分配。此外，第一级ma ...

pipelined用SHA不是由于anti alias，而是避免clock jitter对SNR的恶化

雨丝

shit!
switched capacitor topology的VGA不是一般都做在S/H电路中的吗？你这是回避问题，把ADC的责任往外推。把本来属于ADC的模块就因为多了个增益可调就不认他是自家人了。
第一级的带宽要求确实最大，但是电路设计难度远远没有SH的高了。SH做上去了后面就容易了。

原帖由 uopuwe 于 2009-2-19 14:52 发表

                               
登录/注册后可看大图

有一个关键问题，通常AFE的前半部分是有vga的，最后才是adc，如果vga是switched capacitor topology，则adc不需要S/H circuit！！！
这样，难度最大的模块不用设计了，也许你需要重新进行电流分配。此外，第一级ma ...

ponderboy

原帖由 fuyibin 于 2009-2-16 09:06 发表

                               
登录/注册后可看大图

准备做一个10bit 250MHz的 pipelineADC
大概5，6月份tapeout
65nm工艺，1.1V的电源，设想静态功耗

比较有挑战性,等你流片回来你就会发现挑战性有多大!

uopuwe

原帖由 雨丝 于 2009-2-19 20:15 发表

                               
登录/注册后可看大图

shit!
switched capacitor topology的VGA不是一般都做在S/H电路中的吗？你这是回避问题，把ADC的责任往外推。把本来属于ADC的模块就因为多了个增益可调就不认他是自家人了。
第一级的带宽要求确实最大，但是电路设 ...

楼主前贴提到adc前面有AFE处理电路，不知具体项目任务安排是怎样？如果如贵兄所说VGA做在S/H电路中，那么S/H电路的设计难度就更大了，要根据VGA放大倍数来确定运放的带宽。
此外，不知楼主的8倍时间常数的“8”从何而来？

daxigua179

原帖由 ponderboy 于 2009-2-19 22:18 发表

                               
登录/注册后可看大图

比较有挑战性,等你流片回来你就会发现挑战性有多大!

赞同，我测百兆以下的都头疼的紧

uopuwe

原帖由 fuyibin 于 2009-2-17 14:07 发表

                               
登录/注册后可看大图

哦，前面有Analog FrontEnd电路，是低通滤波anti-aliasing电路，功耗另外算吧
希望SNDR有56dB， ENOB大于9bit吧，当然高频时稍微差一些

Analog FrontEnd通常是“视频处理前端”，ADI等公司有专卖该模块的，不知楼主提到的Analog FrontEnd是不是这个，若不是，则我前面提到的建议可能有误会之处，有点乱。。。

uopuwe

请问楼主，贵公司或您本人以前做过的pipeline adc最高性能是多少？最好提供两个，一是仿真最高多到多少，二是测试结果。有了这两个数据，基本就能知道个大概了。
高楼大厦是要从地基打起的，很多公司为了抢占市场，不从实际出发，提出很高的指标，也许最终的结果是领导向自己心里说一声：是我战略失误。。。而对员工说：你要能做出这个项目，就是中国第一人。。。