准备做一个10bit 250MHz ADC,大家给点建议

fuyibin

原帖由 nanoking 于 2009-2-17 13:29 发表

                               
登录/注册后可看大图

不知道lz准备用什么样的电容？
而且还不用校正电路

6层MOM电容咯，电容的matching挺好的啊0.4pF大概可以到0.02%左右
1.6pF的matching 大概是0.01%
做10bit应该没有问题吧

vdslafe

楼主不要reference buffer? 需要input buffer 么？

noise 需要做到多好？还有enob?

fuyibin

原帖由 vdslafe 于 2009-2-17 13:55 发表

                               
登录/注册后可看大图

楼主不要reference buffer? 需要input buffer 么？

noise 需要做到多好？还有enob?

哦，前面有Analog FrontEnd电路，是低通滤波anti-aliasing电路，功耗另外算吧
希望SNDR有56dB， ENOB大于9bit吧，当然高频时稍微差一些

nanoking

呵呵
lz要仔细计算一下
STI的影响不是一般的严重
我虽然没有用65n做过pipeline 但用它做过DAC ：）

原帖由 fuyibin 于 2009-2-17 13:37 发表

                               
登录/注册后可看大图

6层MOM电容咯，电容的matching挺好的啊0.4pF大概可以到0.02%左右
1.6pF的matching 大概是0.01%
做10bit应该没有问题吧

fenglingke

关注一下，在学校一个人木有搞定40M Pipeline的人掩面路过

fuyibin

原帖由 nanoking 于 2009-2-17 14:20 发表

                               
登录/注册后可看大图

呵呵
lz要仔细计算一下
STI的影响不是一般的严重
我虽然没有用65n做过pipeline 但用它做过DAC ：）

STI? 浅槽隔离？不是影响mos管的matching么？
不会影响电容吧

vdslafe

20mA,1.2V, 10b,@250MHz, < 0.2pj/conv
基本上是state of the art

楼主以前做过pipeline么？

250MHz, clkgen 等等都功耗很大了
65nm 得gain 实在太差

[ 本帖最后由 vdslafe 于 2009-2-17 14:34 编辑 ]

fuyibin

原帖由 vdslafe 于 2009-2-17 14:33 发表

                               
登录/注册后可看大图

20mA,1.2V, 10b,@250MHz, < 0.2pj/conv
基本上是state of the art

楼主以前做过pipeline么？

250MHz, clkgen 等等都功耗很大了
65nm 得gain 实在太差

不好意思啊，惭愧啊，以前没有做过pipelineADC，
赶鸭子上架，没办法啊
20mA,1.2V, 10b,@250MHz, < 0.2pj/conv 这是什么理论啊，提供一点相关资料吧
谢谢啦

vdslafe

FOM=power/(2^enob*2*fin)  
一般用来评价ADC 的性能。简单的就用fin=fs/2

FOM 如果小于0.2pJ/conv  就可以进JSSC/ISSC 了

zhanweisu27

只作过40M的pipeline，
感觉就像周星星看高人决战紫禁之巅了
搭不上话，汗颜啊