准备做一个10bit 250MHz ADC,大家给点建议

fuyibin · 发表于 2009-2-16 09:06:49

您需要登录才可以下载或查看，没有账号？注册

x

准备做一个10bit 250MHz的 pipelineADC
大概5，6月份tapeout
65nm工艺，1.1V的电源，设想静态功耗<20mA，面积200um*800um
大家给些建议啊

fuyibin · 发表于 2009-2-16 10:28:57

有经验的大侠们怎么都不给点指导啊
我准备用最简单的结构，查了电容的match 大概可以到0.02%，到10bit没有问题
所以不想做digital caliberation了，那个东东太麻烦了

bandgap · 发表于 2009-2-16 10:32:28

3个月tape-out 很牛逼

fuyibin · 发表于 2009-2-16 10:37:20

差不多4个月吧，一个做电路，还有一个版图，
layout的是资深工程师，画起来很快，大概一个月就足够了
所以现在就看我的circuit能做到什么程度了

ipmsn5 · 发表于 2009-2-16 11:11:44

要不你给讲讲各个stage的amp的电流分布和设计标准，P／Z的分布等。
250Mhz现在我仅仅在ieee上面看到过，呵呵。

fuyibin · 发表于 2009-2-16 11:27:59

原帖由 ipmsn5 于 2009-2-16 11:11 发表

 登录/注册后可看大图

要不你给讲讲各个stage的amp的电流分布和设计标准，P／Z的分布等。
250Mhz现在我仅仅在ieee上面看到过，呵呵。

我不是还没有开始做呢么，先来请教一下大家，搜集足够多的信息哦
结构就是标准的1.5bit/stage的pipelineADC，总共9级
sample电容大概取1~2pF之间
各级MDAC电容按比例递减

sun_ic · 发表于 2009-2-16 11:46:50

lz要充分估计到困难性和可行性哦。俺基本没见过几个月计划tap out的项目。250MHz不低了，还是65nm的CMOS

vdslafe · 发表于 2009-2-16 14:14:03

有现成电路么？
所有重新开始做，够呛

20mA 基本上可以发一流杂志了，目标比较高啊：）

fuyibin · 发表于 2009-2-16 15:26:19

原帖由 vdslafe 于 2009-2-16 14:14 发表

 登录/注册后可看大图

有现成电路么？
所有重新开始做，够呛

20mA 基本上可以发一流杂志了，目标比较高啊：）

只有一个基本结构，不过是最通用的结构
老板说要在电路上下功夫

iamxo · 发表于 2009-2-16 20:28:40

可以先看看08年isscc上65nm工艺做到什么频率.

站长推荐 /2