准备做一个10bit 250MHz ADC,大家给点建议

fuyibin

原帖由 daxigua179 于 2009-2-18 22:39 发表

                               
登录/注册后可看大图

如果要单通道的话，10位只用三级？4，3，3？
然后看看你要多少的opamp的gain, 第一级保守估计也得95dB +
而且这么高速的不建议用SHA ，可以考虑用个THA就OK了，
而且settling time 呢？ 250MHz settle到10bit精度 ...

还是但通道1.5bit/stage的结构啊
每一级的位数多不适合用在高速ADC中的
因为每级量化位数提高，反馈系数减小，
使得opamp需要更高的带宽和增益
但是通常带宽增加一倍，功耗增加不止1倍
所以高速ADC一般都是每级的位数较小的
每级多位结构有利于提高精度，
还有，250MHz采样需要2G带宽怎么算出来的啊，我算来算去就是1G带宽就够了

daxigua179

建议看一下abothesis,上面有关于运放指标定义的方式，
20mA做 1.5bit级有些吃力吧
对于运放gain带来的影响应该是 一个1/（gain*f）的误差系数
对于多位,反馈系数f会小，相应需要的gain 变大

daxigua179

250MHz 是4ns 一个周期，则hold period 大约为1.9ns,一般会用
1/3的时间保证slew , 2/3的时间 settling 到误差容限，而时间常数
可以通过运放的GBW 算出来，10位的精度大约应该要7倍的时间常数<settling time

fuyibin

原帖由 daxigua179 于 2009-2-19 12:19 发表

                               
登录/注册后可看大图

250MHz 是4ns 一个周期，则hold period 大约为1.9ns,一般会用
1/3的时间保证slew , 2/3的时间 settling 到误差容限，而时间常数
可以通过运放的GBW 算出来，10位的精度大约应该要7倍的时间常数

对的，假如2/3的时间settling，那么就是1.26ns，按8倍的时间常数，
那么时间常数=0.158ns，GBW=6.33Grad/s，所以带宽就是1GHz啊

daxigua179

反馈系数呢？

雨丝

我和他讨论过这个问题了。他说他是用的电荷翻转形式的采样保持，反馈系数近似为1.

原帖由 daxigua179 于 2009-2-19 12:43 发表

                               
登录/注册后可看大图

反馈系数呢？

fuyibin

原帖由 daxigua179 于 2009-2-19 12:43 发表

                               
登录/注册后可看大图

反馈系数呢？

后级MDAC的精度要求会逐级递减的么
如果按照反馈系数算，那么就是
第一级MDAC的GBW要大于S/H opamp的GBW咯
是不是这样啊

fuyibin

原帖由 雨丝 于 2009-2-19 12:47 发表

                               
登录/注册后可看大图

我和他讨论过这个问题了。他说他是用的电荷翻转形式的采样保持，反馈系数近似为1.

但是MDAC确实会有反馈系数的问题

daxigua179

原帖由 fuyibin 于 2009-2-19 12:49 发表

                               
登录/注册后可看大图

后级MDAC的精度要求会逐级递减的么
如果按照反馈系数算，那么就是
第一级MDAC的GBW要大于S/H opamp的GBW咯
是不是这样啊

理论上来说应该是这样的，每级的ＭＤＡＣ只要满足
剩下流水级形成的ｐｉｐｅｌｉｎｅ要求就ＯＫ了，
SHA的精度实际上并不是绝对重要的 ，更多需要考虑
的是线性度和噪声。

uopuwe

有一个关键问题，通常AFE的前半部分是有vga的，最后才是adc，如果vga是switched capacitor topology，则adc不需要S/H circuit！！！
这样，难度最大的模块不用设计了，也许你需要重新进行电流分配。此外，第一级madc用1.5p好像大了些，运放的UGB=1GHz也大了些
通过以上思路的改进，也许功耗就能满足要求了，注意运放要设计合理，不要进行过多的over design，难度还是很大的，祝你好运！