准备做一个10bit 250MHz ADC,大家给点建议

雨丝

你是怎么计算的这么小？ SR呢？ 闭环带宽1G都不够吧，反馈系数没算上吧！单位增益带宽肯定比这大，而且你估计还是按单端算得。还有，你这个电流出来应该是输出支路的吧！  难道没有别的支路？（你不折叠？或者两级？） 这样电流就大的去了，再算上booster电路，bias电路，采样保持电路就10多毫安了。还有第二级第三级减小的也太厉害了……
楼上有提到STI效应主要是做电流镜的时候要注意，不然电流镜适配很大，大到gainboost运放工作点都不对。

原帖由 fuyibin 于 2009-2-17 13:09 发表

                               
登录/注册后可看大图

应该还可以吧，250MHz采样，opamp的带宽1GHz大概就行了，
采样opamp的电流大概3mA~4mA的样子差不多
采样：4mA
1st  ：3mA
2nd ：2mA
3rd ：1mA
.
.
.
总共也就10几mA，再加上一些比较器和bias，大概差不 ...

[ 本帖最后由 雨丝 于 2009-2-17 22:44 编辑 ]

w54023

这个功耗,这个面积都是很有挑战的啊.

fuyibin

原帖由 雨丝 于 2009-2-17 22:36 发表

                               
登录/注册后可看大图

你是怎么计算的这么小？ SR呢？ 闭环带宽1G都不够吧，反馈系数没算上吧！单位增益带宽肯定比这大，而且你估计还是按单端算得。还有，你这个电流出来应该是输出支路的吧！  难道没有别的支路？（你不折叠？或者两级？ ...

1GHz好像够了吧，单端的摆幅是从0.3~0.8V，只有0.5V，所以差分输出VFS=1V
slew的时间就比较小了

按照最慢的单极点算10bit需要settle到0.05%大概是7.6t
GBW=6.28Grad/s，时间常数t=0.16ns，2ns大概有12.5t，应该足够了
到MDAC因为每级loading减小，保持带宽不变，电流就可以逐级递减了吧，

rocky2004

据我所知，在90nm以下，带宽达到要求不成太大的问题，但是要想使运放增益达到70db反而比较难。而且楼主缺乏相关的经验，估计要花较多的时间才能tapeout一款可用的芯片。最后希望能看到楼主的相关的进度，大家多讨论总有好处，好像来看贴的有很多都做过adc的，有几位还是比较有经验的。

雨丝

你这算出来是采样保持时候工作的带宽（闭环带宽） 但是这个带宽不是GBW，所以 你还得算上反馈系数。GBW要比这个大。
对于1.5bit/stage的，前面几级电容减小的比例大概是0.7，后面几级很难再减下去了。
还有共模反馈电路的负载没计算吧！

原帖由 fuyibin 于 2009-2-18 08:53 发表

                               
登录/注册后可看大图

1GHz好像够了吧，单端的摆幅是从0.3~0.8V，只有0.5V，所以差分输出VFS=1V
slew的时间就比较小了

按照最慢的单极点算10bit需要settle到0.05%大概是7.6t
GBW=6.28Grad/s，时间常数t=0.16ns，2ns大概有12.5t， ...

[ 本帖最后由 雨丝 于 2009-2-18 11:12 编辑 ]

fuyibin

2009.2.18
S/H电路完成，采样电容1.6pF，loading=1pF
250MHZ采样频率
做1024点DFT
输入频率         SFDR
9.033M            -91dB
124.27M          -67dB

雨丝

牛！
请问用的什么开关？  1.1V的？

也帖一下我和你算带宽的不同。
小信号建立时间按2n计算。
8t=2n=8/(2pi*Bf)   (B为反馈系数，取1/3)
1/3f=2G/pi
f=~2G

原帖由 fuyibin 于 2009-2-18 11:16 发表

                               
登录/注册后可看大图

2009.2.18
S/H电路完成，采样电容1.6pF，loading=1pF
250MHZ采样频率
做1024点DFT
输入频率         SFDR
9.033M            -91dB
124.27M          -67dB

fuyibin

原帖由 雨丝 于 2009-2-18 11:31 发表

                               
登录/注册后可看大图

牛！
请问用的什么开关？  1.1V的？

也帖一下我和你算带宽的不同。
小信号建立时间按2n计算。
8t=2n=8/(2pi*Bf)   (B为反馈系数，取1/3)
1/3f=2G/pi
f=~2G

开关时boost-strap的开关啊，1.1V
我用电容翻转式采样啊，S/H的反馈系数约=1啊
MADC的反馈系数基本上是1/2
但是S/H出的结果比较出最高位
下一级MDAC的精度就按照9bitADC就可以了啊
不知道我的想法对不对啊

雨丝

哦，我们的差别是反馈系数上。
原本你的S/H不需要控制增益。
运放什么结构呢？ 折叠+gainboost？

fuyibin

原帖由 雨丝 于 2009-2-18 12:40 发表

                               
登录/注册后可看大图

哦，我们的差别是反馈系数上。
原本你的S/H不需要控制增益。
运放什么结构呢？ 折叠+gainboost？

opamp is folded cascode + gainboost
input transistor current is 0.5mA, the total current of S/H opamp is about 3mA