设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序
1 ...3456789101112... 15下一页
返回列表 发新帖
楼主: hsdy

fir滤波器的Verilog程序

[复制链接]
wty1986
发表于 2010-4-16 10:21:53 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

akon
发表于 2010-4-20 16:29:31 | 显示全部楼层
描述不全，希望楼主描述清楚~
回复 支持 反对

使用道具 举报

发表于 2010-5-6 10:22:17 | 显示全部楼层
好啊 正需要。
回复 支持 反对

使用道具 举报

发表于 2010-5-6 22:13:03 | 显示全部楼层
哎，，哪有他的testbench文件
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

brav
发表于 2010-5-6 22:30:20 | 显示全部楼层
推推～感恩～
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-27 09:20:16 | 显示全部楼层
这个是什么?代码还是教程???
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-1 21:04:32 | 显示全部楼层
good material
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-3 10:20:00 | 显示全部楼层
下来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-3 11:35:21 | 显示全部楼层
good material
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

luzguang
发表于 2010-6-25 09:31:59 | 显示全部楼层
下来看看 1# hsdy
回复 支持 反对

使用道具 举报

下一页 »
1 ...3456789101112... 15下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-7 05:11 , Processed in 0.016501 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表