设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序

1 ... 7 8 9 10 111213 14 15 / 15 页下一页

发新帖

楼主: hsdy

fir滤波器的Verilog程序

发表于 2011-1-6 15:17:05 | 显示全部楼层

谢谢楼主的资料

回复支持反对

发表于 2011-1-12 19:25:19 | 显示全部楼层

非常感谢，我找很久了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-13 19:57:52 | 显示全部楼层

虽然很久了，不过还是下下来看看

回复支持反对

发表于 2011-1-14 14:11:07 | 显示全部楼层

好东西啊谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-14 15:49:13 | 显示全部楼层

Thank for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-17 09:15:51 | 显示全部楼层

xiexie kankan

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-21 04:30:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-24 15:37:18 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-20 10:18:54 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-24 21:03:41 | 显示全部楼层

回复 1# hsdy

aaaaaaaaaaaaaaaaaaa

回复支持反对

1 ... 7 8 9 10 111213 14 15 / 15 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:04 , Processed in 0.023421 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表