设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序

1 ... 7 8 9 101112 13 14 15 / 15 页下一页

返回列表发新帖

楼主: hsdy

fir滤波器的Verilog程序

发表于 2010-11-29 23:49:54 | 显示全部楼层

i try it again

回复支持反对

使用道具举报

发表于 2010-12-2 20:32:40 | 显示全部楼层

强啊，不错不错

回复支持反对

使用道具举报

发表于 2010-12-3 21:53:37 | 显示全部楼层

不知道怎么样

回复支持反对

使用道具举报

发表于 2010-12-5 10:17:38 | 显示全部楼层

sharing thx, thx

.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-12-9 09:06:18 | 显示全部楼层

ddddddddddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-10 15:43:58 | 显示全部楼层

谢谢分享啊!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-12-22 22:13:41 | 显示全部楼层

很有意义

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-5 10:53:40 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-5 16:03:53 | 显示全部楼层

感谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-6 13:44:41 | 显示全部楼层

thanks a lot!

回复支持反对

使用道具举报

1 ... 7 8 9 101112 13 14 15 / 15 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-7 23:00 , Processed in 0.025165 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表