设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

发新帖

楼主: hsdy

fir滤波器的Verilog程序

发表于 2010-8-29 15:45:05 | 显示全部楼层

谢谢啊先看那看那

回复支持反对

发表于 2010-8-30 10:44:57 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-15 16:53:28 | 显示全部楼层

asdfffffffffffffff

回复支持反对

发表于 2010-9-15 16:54:53 | 显示全部楼层

dddddddddddddddssssssssss

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-15 22:39:19 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-30 20:16:15 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-30 21:29:12 | 显示全部楼层

最近正在做FIR，学习下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-3 22:25:42 | 显示全部楼层

多谢辛苦了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-10 14:13:12 | 显示全部楼层

学习学习，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-29 23:48:15 | 显示全部楼层

i like it

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 06:25 , Processed in 0.021301 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表