设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

返回列表发新帖

楼主: hsdy

fir滤波器的Verilog程序

发表于 2010-8-29 15:45:05 | 显示全部楼层

谢谢啊先看那看那

回复支持反对

使用道具举报

发表于 2010-8-30 10:44:57 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-15 16:53:28 | 显示全部楼层

asdfffffffffffffff

回复支持反对

使用道具举报

发表于 2010-9-15 16:54:53 | 显示全部楼层

dddddddddddddddssssssssss

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-15 22:39:19 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-30 20:16:15 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-30 21:29:12 | 显示全部楼层

最近正在做FIR，学习下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-3 22:25:42 | 显示全部楼层

多谢辛苦了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-11-10 14:13:12 | 显示全部楼层

学习学习，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-29 23:48:15 | 显示全部楼层

i like it

回复支持反对

使用道具举报

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-7 05:11 , Processed in 0.017740 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表