设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fir滤波器的Verilog程序
12345678910... 15下一页
返回列表 发新帖
楼主: hsdy

fir滤波器的Verilog程序

[复制链接]
z1234zz
发表于 2009-5-26 22:58:25 | 显示全部楼层
收下了呀
回复 支持 反对

举报

mengyuan0909
发表于 2009-5-31 18:39:56 | 显示全部楼层

基于FPGA的数字滤波器的设计

楼主你好：小弟在做一个关于“基于FPGA的数字滤波器的设计”的毕业设计，眼看毕业在即，可是还没有做出来，不知楼主有没有一些好的资料或是源代码，在此小弟谢谢楼主你了，小弟邮箱:yuxiaoyong-2@163.com
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wy12122
发表于 2009-6-20 09:42:38 | 显示全部楼层
下载看看，谢谢分享
回复 支持 反对

举报

zf200401336
发表于 2009-6-30 16:55:50 | 显示全部楼层

haio

xiexie
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

starrylight
发表于 2009-7-10 12:11:40 | 显示全部楼层
hao.xiexie
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

starrylight
发表于 2009-7-10 12:12:42 | 显示全部楼层
xiexie
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

profjzxs
发表于 2009-7-10 13:08:42 | 显示全部楼层
xiankankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

alfree
发表于 2009-7-10 19:55:09 | 显示全部楼层
看看 顶一下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

alfree
发表于 2009-7-10 19:57:20 | 显示全部楼层
谢谢 LZ
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

凳子
发表于 2009-8-30 00:51:30 | 显示全部楼层
谢谢分享啊!!!
回复 支持 反对

举报

下一页 »
12345678910... 15下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 06:29 , Processed in 0.023219 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表