数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30091|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 6 7 8 91011 12 13 14 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] XDC 高级IO 约束的疑问	494693243 2020-5-22	11430	494693243 2020-5-26 16:59
[讨论] 有没有哪位大神给点关于温度计码转二进制码的一些建议啊~~ ...2	hysterialee 2012-6-8	1114073	petit_citron 2020-5-18 19:26
[讨论] 这些常用IC设计网站，有哪些你熟悉的	chendiyi 2020-5-15	01663	chendiyi 2020-5-15 14:01
[讨论] Verilog的赋值有什么用处，见下图	阳光夏向日葵 2019-11-26	31696	mabin99 2020-5-14 10:44
[讨论] 有关硕士研究生教学的一些思考	jude99 2020-5-2	22324	jude99 2020-5-13 09:44
[讨论] 如何提高ASIC 设计能力	494693243 2020-4-23	21760	494693243 2020-5-9 16:37
[讨论] 关于贴"PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序" ...2	xfreestar 2016-7-24	135449	jackhb007 2020-5-1 17:27
[讨论] 大家认为一个合格的前端设计应该具备什么样子的能力	风释怀 2020-4-20	102044	awangsong2012 2020-4-27 23:21
[讨论] dc/sta工具set input delay和set output delay的设置细节讨论	西门电工 2020-4-26	01937	西门电工 2020-4-26 10:00
[讨论] 一个低级问题，芯片消耗的能量都到哪里去了？	lingking 2020-4-19	12021	gaurson 2020-4-20 17:35
[讨论] nc或vcs支不支持多核或多cpu仿真	chenfengrugao 2016-6-7	84064	VICKY_EE 2020-4-16 16:39
[讨论] 用verilog写一段代码，实现消除一个glitch ...2 3	xiaoyuzhong 2012-8-6	2821502	杨先生啊 2020-4-11 17:06
[讨论] 新唐Nuc972 + STM32创新再开发讨论	15295373371 2020-4-11	12089	15295373371 2020-4-11 12:10
[讨论] 为什么关于FPGA测试的书籍这么少，几乎没有？	guolehaohao 2016-12-29	73193	lgp510775906 2020-3-28 17:18
[讨论] 如何在IP设计层面预估功耗？ - [阅读权限 30]	luoyanghero 2020-3-27	034	luoyanghero 2020-3-27 10:24
[讨论] rtl常数乘法优化--拆分为加法和移位的工具	luoyanghero 2016-2-26	63327	ricvadim 2020-3-18 13:53
[讨论] eda tool 使用论坛推荐	luoyanghero 2016-3-4	12186	ricvadim 2020-3-18 13:51
[讨论] 各个仿真工具dump波形兼容性问题？	luoyanghero 2018-4-7	11978	ricvadim 2020-3-18 13:50
[讨论] modelsim 仿真会产生毛刺？	luoyanghero 2018-7-6	23367	ricvadim 2020-3-18 13:49
[讨论] IP功耗分析工具 - [阅读权限 10]- [悬赏 50 信元资产]	luoyanghero 2020-3-3	8120	ricvadim 2020-3-18 13:47
[讨论] arm soc 综合 CK到ECK288ns	wangjiahao 2020-3-13	21419	snq31418 2020-3-14 13:48
[讨论] DC综合时，如果DFF输入端是固定值，这个DFF会被优化掉吗？ ...2	Jesin 2020-2-19	124061	Jesin 2020-3-10 07:52
[讨论] 请大家一起来分析一下这个Verilog轮转优先级仲裁器的代码	WEJackia 2013-4-6	811964	vsop 2020-3-7 10:59
[讨论] 成功安装signal processing designer(spd2009)	wayne19 2010-12-13	27710	liujx_uestc 2020-2-23 17:15
[讨论] 基于AXI 的DMA 设计 —— 数据平移	494693243 2020-1-2	11523	494693243 2020-2-21 18:00
[讨论] srio学习讨论帖，共同学习，集思广益	qiurijian 2017-7-19	32861	xiaochang1 2020-2-12 16:30
[讨论] FPGA 中ISERDES和OSERDES原语的使用	lalala. 2020-2-5	32767	JJga 2020-2-8 09:22
[讨论] 请问各位大佬，Verilog写的程序可以申请软著吗	cfh123 2019-12-11	23495	光辉岁月 2020-1-6 22:17
[讨论] 综合DRC之max transition违例的疑问	西门电工 2020-1-2	01838	西门电工 2020-1-2 11:35
[讨论] FPGA综合工具的效果	edacw 2019-12-25	11636	jasper0608 2019-12-26 16:58
[讨论] 这年头，做处理器核有前途吗？ CPU.GPU啥的。 ...2	jmjmjm123 2019-12-14	134089	cuso4 2019-12-24 11:39
[讨论] 签合同时有竞业限制，能签么？	w_HFUT 2019-10-9	62163	zjwsh001 2019-12-7 09:32
[讨论] 关于6T　SRAM的verilog建模	quantumdot 2016-3-5	74735	alleylu 2019-12-5 13:39
[讨论] 请教一下，有哪些能让你觉得很棒的面试题？	zaocannai 2019-7-28	11745	yue6688 2019-11-29 10:16
[讨论] 有一说一，个人感觉Advanced Digital Design Verilog HDL 这本书没有那么好	Lanaya 2014-11-10	42958	hchen0730 2019-11-28 14:12

1 ... 6 7 8 91011 12 13 14 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30091|排名: 11

快速发帖

站长推荐 /2