在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 挖矿算法verilog实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0238 伏黑甚尔 2023-12-24 23:06
[求助] 求《数字设计和计算机体系结构》习题答案 新人帖 费米能级 2023-12-24 0379 费米能级 2023-12-24 20:03
[求助] pt中hold违例的情况与icc中不同的问题 新人帖 attach_img aaaalei 2023-12-24 2402 zero_0 2024-1-5 17:32
[求助] pt中check_timing报出有endpoint没有max delay,在dc中则没有报出 新人帖 aaaalei 2023-12-24 0337 aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠,电压堆叠,简单多核实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0166 伏黑甚尔 2023-12-24 11:06
[求助] 请问这是什么结构,该如何分析 新人帖 attach_img Mrikato 2023-12-24 8590 BJTUWKF 2023-12-25 12:50
[求助] 二进制小数除法怎么设计成并行电路? attach_img Wade_ 2023-12-22 2477 jiangnaner 2023-12-22 19:27
[求助] 关于分频时钟用来的抽取采样的问题 COOL_红冰 2023-12-22 5403 haimo 2023-12-25 11:14
[求助] 大佬进来,这种时序如何分析 Anturze 2023-12-21 1394 愤斗的香蕉 2023-12-22 10:16
悬赏 [求助] LEC时DW IP要怎么处理? - [悬赏 100 信元资产] flyskyseu 2023-12-21 5531 flyskyseu 2023-12-25 09:40
[求助] 关于触发器异步复位的问题 attach_img OneLastKiiss 2023-12-20 8591 出尘入世 2024-1-3 09:03
[求助] 锁存器(LATCH)的verilog写法? 新人帖  ...2 283145107 2023-12-20 111015 yuanpin318 2024-1-15 19:57
悬赏 [求助] 对于自己设计的测试向量生成器,如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产] SICETN 2023-12-19 0460 SICETN 2023-12-19 17:20
[求助] verilogAMS可以用modelsim仿真吗 alex_fd12 2023-12-19 1385 liuguangxi 2023-12-20 11:13
[求助] 如何生成50Hz滤波器的抽头系数 attach_img 方出旭旭 2023-12-19 3446 liuguangxi 2023-12-20 11:20
[求助] ram IP 新人帖 007无敌 2023-12-18 4547 007无敌 2024-1-16 16:04
[原创] 从以太网或者wifi进来的数据CPU 如何接收? badegg3 2023-12-17 10537 atsga 2023-12-24 23:44
悬赏 [求助] VerilogA代码error求助 - [已解决] attach_img Ichika丶 2023-12-15 51152 zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。 attach_img ETF6688 2023-12-15 1414 ETF6688 2023-12-15 13:35
[求助] 有人知道p+ n和 n+ p在这里的区别吗 attach_img ETF6688 2023-12-14 5497 ETF6688 2023-12-14 15:53
悬赏 [求助] 如何用最少的晶体管实现如图,谢谢大佬 - [悬赏 600 信元资产] attach_img 缥渺星尘 2023-12-14 4625 数学必考150 2023-12-14 14:03
[求助] 芯片电压和温度 blue_man 2023-12-13 3449 infortrans 2023-12-15 08:51
悬赏 [求助] get_pins求助 - [已解决] watertree 2023-12-13 4547 watertree 2023-12-13 21:12
[求助] 大佬们,新人刚入,想问一些关于cadance RC 的问题 新人帖 zgh99 2023-12-13 1413 zgh99 2023-12-15 09:42
[求助] ModelSim和Cadence Virtuoso AMS对于同一段Verilog代码的结果不一样 nuobeierjiang 2023-12-13 0415 nuobeierjiang 2023-12-13 11:43
悬赏 [求助] vivado 生成bit,ila加载不出来 - [悬赏 200 信元资产] attach_img TUJzzz 2023-12-13 11463 TUJzzz 2023-12-14 10:46
悬赏 [求助] tsmc 生成sram.v 后 用vcs前仿出现问题 - [已解决] attach_img GloriaMoran 2023-12-12 2536 GloriaMoran 2023-12-12 20:43
[原创] 时钟和数据的相位关系如何分析 新人帖 sunev 2023-12-12 0378 sunev 2023-12-12 15:15
[求助] spyglass 跟vcs区别在哪,spyglass好在哪 sducut 2023-12-11 0378 sducut 2023-12-11 13:55
悬赏 [求助] DC综合问题 - [悬赏 20 信元资产] attach_img 新手上路哈哈哈 2023-12-10 10827 flyskyseu 2023-12-19 16:23
[求助] 关于XIINX中BRAM实现puf问题 新人帖 attach_img liukywy 2023-12-8 2611 ICerRan 2023-12-9 15:16
[原创] ptpx peak power 比 total power低 新人帖 jiebibiebi 2023-12-8 0362 jiebibiebi 2023-12-8 16:39
悬赏 [求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产] allen820 2023-12-8 3624 jiangnaner 2023-12-10 17:10
[资料] 分享一些jesd204b和PCIe的资料 attachment yif1878 2023-12-7 9690 infortrans 2024-1-26 07:52
[求助] vcs+verdi仿真 doukuaiwangle 2023-12-7 4475 doukuaiwangle 2023-12-8 15:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 03:59 , Processed in 0.059357 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块