在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] SPI,I2C,I2S协议介绍 attach_img  ...2 羽无芯 2021-1-14 136339 tianzeli 2023-8-3 16:13
[原创] 数字IC转数模混合有机会吗 新人帖 沽名lnk 2023-7-31 3704 沽名lnk 2023-8-2 10:13
[原创] 一个开源项目(和Keil联调的8051core) attach_img  ...23456..7 McuPlayer2013 2013-4-18 6933521 gyx3598 2023-7-28 15:05
[原创] 千兆以太网 TCP, UDP协议, FPGA实现 attachment digest  ...23456..12 eebinqiu 2016-2-1 11660991 chinest2010 2023-7-26 15:03
[原创] 后仿遇到错误,Rules file must contain a CAPACITANCE ORDER statement tiancai3385 2012-10-25 87363 摩卡咖啡 2023-7-24 17:47
[原创] 有关verilog中阻塞赋值和非阻塞赋值的问题 RealityLI 2019-2-21 12058 ranqi 2023-7-20 15:11
悬赏 [原创] 大大们我在做dc的功耗测算的时候,然后tcl里面read_saif,报了个warning,最终结果太小了咋办 新人帖 - [悬赏 100 信元资产] attach_img kekeshukk 2022-7-26 21278 doukuaiwangle 2023-7-20 14:40
[原创] pcie扫盲贴 attach_img  ...23456..9 shiyinjita 2014-4-10 8244774 simpleplan 2023-7-19 14:36
悬赏 [原创] 32bit的寄存器,其中有些bit不开放给用户使用 - [悬赏 6 信元资产] orientview 2023-6-6 101291 intern7 2023-7-17 18:00
[原创] 抽取滤波器设计 新人帖 matlab5000 2023-7-3 3704 intern7 2023-7-12 15:33
[原创] 提供各类芯片设计IP与验证IP attach_img 华芯集成 2023-7-10 0644 华芯集成 2023-7-10 14:25
[原创] vivado生成block memory,FPGA资源不足时是否会自动转成distributed memory? fendate 2023-7-6 3569 拾冠 2023-7-7 15:59
[原创] Xilinx & Altera Synopsys 加密IP 还原出源代码 wxwangyan 2017-2-7 85762 gxmicro 2023-7-6 11:35
[原创] 用Python设计芯片的一些资料 phenixsong 2023-6-30 2740 xiaoyezi111 2023-7-5 15:03
[原创] 用FPGA如何实现low power(upf)设计啊?  ...2 ironszark 2010-7-3 113736 tangxianhong123 2023-7-3 20:17
[原创] I2C 频率不准问题的解决过程 attachment  ...2 atomdust 2016-3-23 127825 pwu 2023-7-3 11:20
[原创] 时钟分频的一个问题? attach_img Jinzzj 2023-6-28 3697 fhy420462303 2023-6-29 09:46
[原创] vivado动态重配置bit的 比例是多少 ? american007 2023-6-29 0569 american007 2023-6-29 04:22
[原创] 我对IC设计流程的一些理解(数字IC部分) digest  ...23456..16 zlmdmeail_80 2007-10-9 15771709 yuyu0907 2023-6-28 10:44
[原创] 北京 急需数字前端负责人,验证负责人,DFT attach_img 微电子猎头 2023-6-26 0650 微电子猎头 2023-6-26 08:43
[原创] 1 w1212 2023-6-24 2663 freemanhans 2023-6-25 09:54
[原创] quartus 13.0 仿真时出现errors occured during modelsim simulation attachment yyzx0404 2016-3-31 15905 suying 2023-6-24 22:24
[原创] FPGA原型验证,如何实现动态分频器? american007 2023-6-20 0680 american007 2023-6-20 22:21
[原创] 检验和 checksum xdfq 2020-9-29 12237 kaokao_ 2023-6-19 10:39
[原创] 。。。 Jasonszm 2023-6-16 2728 Jasonszm 2023-6-16 13:33
[原创] HAPS80简介及使用方法 attach_img VearneLiu 2022-11-10 32558 攻城狮不打游戏 2023-6-8 18:35
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功  ...234 Pasingen 2021-7-12 389209 Nouins 2023-6-8 11:43
[原创] 刘明院士又发JSSC了 attachment orientview 2023-6-7 11030 jiangnaner 2023-6-7 10:20
[原创] ILA踩坑合集 非不可吗 2023-5-30 2976 Leon.sl 2023-6-7 08:58
[原创] 北京 急需做TOP的PD 微电子猎头 2023-6-5 0818 微电子猎头 2023-6-5 10:24
[原创] STA中的timing loops应该怎么理解呢 Marvin.Liang 2018-6-22 76597 Holtek12 2023-6-4 21:50
[原创] Malogic FPGA 开发板方案及硬件整体出售 attach_img dodoee 2023-6-1 11107 dodoee 2023-6-1 22:26
[原创] 手机大厂自研芯片 微电子猎头 2023-5-4 11221 MARCO_RFer 2023-6-1 08:33
[原创] 万变不离其宗的异步FIFO面试(一)  ...2 wenhuajianyuan 2019-5-10 1944143 paley_p 2023-5-31 09:03
[原创] FPGA原型验证设备都有哪几家? american007 2023-5-19 2973 guofu2010 2023-5-28 22:08
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 12:03 , Processed in 0.020134 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块