用FPGA如何实现low power(upf)设计啊？

ironszark · 发表于 2010-7-3 18:31:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用FPGA如何实现low power(upf)设计啊？

在芯片设计中要用到low power设计，DC综合时会读入upf文件，然后产生特殊单元，如level shift, isolation, retention register, alwayson，power switch等，那么用FPGA如何验证这类设计呢？

杀猪的日子 · 发表于 2010-7-3 20:35:31

这种东西FPGA不能验证，你应该用的是多电压设计吧

amormio124 · 发表于 2010-7-5 22:23:04

基本上FPGA是不能验证低电压设计的，

daviehj · 发表于 2010-7-8 10:05:20

基本上是不行的

zlkk303 · 发表于 2010-7-8 10:53:25

不可以

雨打溪风 · 发表于 2010-7-11 23:12:59

学习了

lanyiel · 发表于 2010-8-20 16:57:38

FPGA里面的东西都已经定死了，出了map标准逻辑，其他都不可以

kuangjianghua · 发表于 2010-8-21 16:31:21

多电压设计一般是属于模拟方面的吧`为什么要用FPGA验证啊

vlog · 发表于 2010-10-2 11:24:50

FPGA只能验证PMU模块的逻辑吧，至于效果，是验证不出来的

mosou · 发表于 2010-10-2 13:35:46

希望大家多提点建议，我也在学习

[原创] 用FPGA如何实现low power(upf)设计啊？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2