设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (139) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30176|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] 多年后再读自己写的《中国高科技行业现状》 dodoee 2022-4-8 01257 dodoee 2022-4-8 16:40
[原创] Cadence仿真工具使用问题 attach_img Yeannis 2022-4-7 31390 Yeannis 2022-4-8 15:00
[原创] 关于ise的implement design——place & route 新人帖 attach_img KareShen 2022-4-8 21331 KareShen 2022-4-8 14:40
[原创] 请教synopsys的90nm EDK library的问题？  ...2 lubee2011 2011-5-28 108237 奇奇加油 2022-4-6 19:47
悬赏 [原创] ubuntu18.04的questasim10.7c的问题 - [悬赏 50 信元资产] attach_img kangliyu 2021-10-17 54175 niejun0922 2022-4-4 13:10
[原创] 中国高科技行业现状 digest agree  ...23456..23 dodoee 2011-1-26 22192605 li_john 2022-4-2 22:00
[原创] FPGA企业内训是什么 最终需要达到什么目的 chop147 2022-4-1 0947 chop147 2022-4-1 10:05
[原创] 有限域乘法器的verilog 实现方法 attachment wu1985 2022-3-26 11711 wu1985 2022-3-26 17:20
[原创] XILINX FIFO写不进去的问题(实用分享) attach_img chop147 2022-3-2 41433 chop147 2022-3-22 14:21
[原创] FPGA设计实用分享02 之 XILINX的可参数化FIFO attach_img chop147 2022-3-9 51621 junnit 2022-3-17 23:54
[原创] 《FPGA数字电子系统设计与开发实例导航》刘韬 attachment  ...23456..8 liuliming808 2015-5-17 7218118 zyffpga 2022-3-17 15:56
[原创] 基于ZYNQ+ ADRV9009 频谱监测接收机设计与实现 新人帖 mr.zhu 2022-3-17 01453 mr.zhu 2022-3-17 09:49
[原创] timing_closure_ECP3_FAE_training attachment supermanqc 2012-9-4 41817 zyffpga 2022-3-16 14:57
[原创] FPGA-VIP视频工程开发连载1——DDR2控制器 attach_img digest rousong1989 2014-12-1 63691 zh1884561 2022-3-11 16:54
[原创] 请教一个综合问题（set_min_library如何两个时序库同时加载） echoluqi 2011-9-7 66013 mila07 2022-3-11 16:10
[原创] Linux：Lab05-Introduction to QuestaSim (ModelSim) Software详细教程 attachment dreamer180 2019-10-26 31572 溯光12345 2022-3-7 14:12
[原创] data register 在power on reset后是否可以处在不定态？ badegg9 2022-3-4 11157 A1985 2022-3-4 17:25
[原创] Vivado下实例化HDL代码 Zrh 2017-5-18 35701 ahmad.reda2019 2022-3-2 03:34
[原创] 使用systemc描述设计，用catapult综合的开发流程 mamba2410 2022-2-27 21233 xiaowuzxc 2022-2-27 10:59
[原创] 难道某些人可以合法地破解Xilinx的IP了？ attach_img  ...2 innovation 2021-10-27 174312 ahmad.reda2019 2022-2-26 16:25
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 attach_img  ...23456..23 weijiaming 2014-3-31 22966612 heidong123 2022-2-26 11:40
[原创] 8051单片机verilog源码 新人帖 attachment  ...2 lbzhu 2020-6-25 156833 icroad 2022-2-25 14:18
[原创] 时钟树通过什么工具可以看到 夏尔 2022-2-23 51570 夏尔 2022-2-24 08:56
[原创] 2019年秋招几家芯片公司设计和验证笔试题 attachment  ...234 gzy123456789 2020-1-13 3511589 nullptr 2022-2-21 22:30
[原创] FPGA图像处理的一些基础知识，FPGA是如何实现最高实时性的？相比于GPU的优势在哪？ attach_img ccpp123 2022-2-15 11803 古罔金来 2022-2-16 10:08
[原创] EE141: Digital Integrated Circuits 新人帖 attachment V-V 2022-2-9 21447 dcircuit 2022-2-9 21:18
[原创] Fpga求助: 新人帖 yanrunwan 2022-1-28 01282 yanrunwan 2022-1-28 12:07
悬赏 [原创] ncvlog 如何编译vivado2019的ip库 - [悬赏 50 信元资产] attach_img a64thlon 2022-1-25 31718 a64thlon 2022-1-27 11:29
[原创] verilog中的escape \ 的signal通常用在什么情况下 EDAStar 2022-1-7 51642 EDAStar 2022-1-20 09:14
[原创] AXI3.0接口模块与AXI4.0接口模块相连接需要注意什么？？？ 52927605@qq.com 2018-9-27 12006 dqwuf2008 2022-1-13 16:21
[原创] DC综合时，寄存器不稳定的复位逻辑报错 新人帖 echo123 2021-10-29 41763 innovation 2022-1-12 20:11
[原创] 新书印刷好了 attachment  ...234 coyoo 2015-9-30 359756 rainlym09 2022-1-11 14:18
[原创] vivado原型验证环境问题总结 IC.Michael 2022-1-5 12598 IC.Michael 2022-1-9 11:25
[原创] ADC/DAC, MIPI,DDR,LPDDR,Ethernet PHYs, PCIE,USB, HDMI, PLL etc.. iamtony 2022-1-5 01499 iamtony 2022-1-5 09:08
[原创] formality verify failed attach_img atlandis 2017-1-3 66099 zhaoyan0900 2022-1-4 10:55
下一页 »
1 ...91011121314151617... 73下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 22:53 , Processed in 0.022081 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块