数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 30130|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 3 4 5 6 789 10 11 12 ... 73 / 73 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] AHB slave ...2	aaronzht 2012-11-19	138171	xwangwang 2014-4-29 10:05
[原创] 请教synopsys的90nm EDK library的问题？ ...2	lubee2011 2011-5-28	108160	奇奇加油 2022-4-6 19:47
[原创] 希望能建立一个关于ALTERA 的 Triple-Speed Ethernet MegaCore 专题 ...2	chenpenghjh3 2011-11-11	178190	magicmao 2013-10-31 09:28
[原创] 请教一下，serdes和gtx是什么关系 ...2	lantice0001 2012-2-5	108141	荒漠小草 2019-7-9 21:03
[原创] 在Vivado平台开发FPGA，如何看verilog生成的电路能跑到多高的时钟频率	JetPeng 2019-6-2	68041	zzj0329 2019-11-5 11:47
[原创] 时序问题 ...2	insunshinecn 2015-1-27	188043	lc1037 2020-11-8 20:42
[原创] xilinx和altera区别，哪个更好！ ...2	whut_gyx 2011-3-28	118042	cuijianw 2011-4-9 00:06
[原创] M8051 8-BIT MICROCONTROLLER - [阅读权限 255] ...2 3 4 5	LoktikVJ 2009-2-28	448034	zenghongyan 2020-7-15 14:10
[原创] 创建了一个FPGA群（97133597），欢迎加盟 ...2	runxin218 2009-12-16	168032	lubuxin 2010-1-9 16:46
[原创] 讨论电路除噪的方法 ...2 3 4	wangxuede220 2010-10-8	358024	cwang1988 2010-10-21 21:42
[原创] 异步fifo的verilog代码问题 ...2	天天PDF 2011-5-13	177941	disenchanted 2015-8-13 15:19
[原创] FPGA工作真心累。。。苦被啊。。。。 ...2 3 4	Turbo_Jet 2014-4-19	347980	diyangguang 2014-5-8 22:39
[原创] 建立时间、保持时间、建立余量、保持余量的理解 ...2	cornhill 2015-4-24	138013	crius 2018-4-19 22:11
[原创] 各位兄弟石墨烯晶片時代快到了 ...2	朱立平 2013-10-27	127978	朱立平 2013-10-29 22:35
[原创] Modelsim 10.1在RHEL6.3 64位系统下成功安装方法 ...2	justfigo 2015-10-18	197901	vsop 2019-12-3 23:11
[原创] 好久没来论坛了，还是求助的多啊 ...2	RemyMartin 2011-7-26	107943	wicoboy 2012-10-30 01:31
[原创] DMA 原理疑问---流控制 ...2	494693243 2019-11-27	157898	bj0990 2022-11-3 11:12
[原创] I2C 频率不准问题的解决过程 ...2	atomdust 2016-3-23	127891	pwu 2023-7-3 11:20
[原创] ZYNQ设计心得 ...2 3	yans6 2014-5-15	267834	chenershan23 2017-4-12 23:37
[原创] 最近在看pcie的DMA资料，自己开发的难度大吗？ ...2	american007 2019-6-24	167777	轩辕志瑜 2021-1-5 22:32
[原创] DDR3读写问题 ...2	windtrailer 2012-10-10	127753	whoschen 2018-6-8 16:14
[原创] 请教大家一个异步FIFO的问题	xjtuwsf 2010-9-28	47673	索手锋芒 2010-10-12 23:31
[原创] 有做NOC的没有?交流交流 ...2	larrylxl 2010-1-9	177726	kingmomo0002 2020-12-13 20:32
[原创] 关于例化Altera FIFO占用RAM资源的问题。	psd0208 2010-10-13	57700	shau 2011-2-21 13:20
[原创] ISE14.2 综合过了，MAP没过是怎么回事，求帮助	shine_hh 2014-1-18	77645	squirrel_216 2014-6-9 23:52
[原创] system verilog 和system c，学哪个？ ...2 3 4	xxzg2 2010-3-23	337599	Andy126 2018-12-16 16:52
[原创] 终于下载到了 RobustVerilog parser	wide_road 2013-10-11	67671	huatiantian 2021-11-4 14:36
[原创] IC设计方向选择（SOC和IP） - [悬赏 20 信元资产] ...2 3 4	l6557088 2021-9-8	357603	xuyifan 2024-3-24 21:29
[原创] 有谁做过ddr3 内存条控制器吗？	njmj2012 2013-8-19	47572	hfyfpga 2013-8-28 21:58
[原创] 请问什么时候用两级flip-flop	atlandis 2012-6-9	57520	elecman 2012-6-9 14:51
[原创] vim quickfix ncverilog 配置 ...2 3	yzt000000 2011-2-28	247505	yzt000000 2017-1-10 21:45
[原创] 数字前端、数字后端方向选择问题求助 ...2 3	鲲鹏2012 2011-9-9	207530	四十一大盗 2013-5-6 18:55
[原创] FPGA版主招募 ...2	jackzhang 2013-5-24	177441	平凡的足迹 2013-6-5 13:05
[原创] 请教dump 波形，如何无法dump 二维数组的值？	atlandis 2015-12-21	87416	thjan65 2016-1-27 13:19
[原创] Synplify2010.3与2009.3版本Crack相同已经验证 ...2 3	yuelengyueming 2010-5-31	257419	paradoxfx 2011-7-24 15:02

1 ... 3 4 5 6 789 10 11 12 ... 73 / 73 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 30130|排名: 9

快速发帖

站长推荐 /2