system verilog 和system c，学哪个？

xxzg2 · 发表于 2010-3-23 12:36:30

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-23 12:37:56

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-23 17:11:20

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-23 17:13:41

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-23 17:25:58

提示: 作者被禁止或删除内容自动屏蔽

eaglelsb · 发表于 2010-3-23 17:28:33

以我个人的理解，如果你是做RTL级的设计，尤其是验证，用SV这块现在用得较多了，
如果你的方向是做系统级仿真，建个模型，与其它工具的交互什么的，用SC

sagegao · 发表于 2010-3-23 19:43:28

同意6楼的观点

xxzg2 · 发表于 2010-3-24 12:39:18

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-24 12:42:12

提示: 作者被禁止或删除内容自动屏蔽

squirrel · 发表于 2010-3-24 14:38:11

同意6楼观点，但是如果有verilog基础的话，学习SV比较容易些。当然两者都是以C++为基础的，我认为两者都有必要学习，语法来讲都不难，关键还是需要好的验证和建模方法学的学习！

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	发表于 2010-3-23 12:36:30 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	相关帖子 • 安装Silvaco 2012 报错 • Cadence 上海招聘Lead/Principal Design Engineer-MMP/FPGA • 分享两本操作系统Operating System的经典书籍PDF • IC617/MMSIM151在CentOS 6.8 上详细安装个人总结 • my @list =system("cmd");为什么list最后有一个0？？？ • 【eBook 2016 新书】Network Radar Countermeasure Systems • Cadence上海招MMP Design Engineer& FPGA Design Engineer • Vivado2015.2使用Zynq xc7z020的licenseERROR问题 • Ansoftlink 4.2不适用于WIN7吗？ • cadence skill语法解释
	回复举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-23 12:37:56 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-23 17:11:20 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-23 17:13:41 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-23 17:25:58 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

[原创] system verilog 和system c，学哪个？

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-24 12:39:18 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-24 12:42:12 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报