在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 10569|回复: 33

[原创] system verilog 和system c,学哪个?

[复制链接]
头像被屏蔽
发表于 2010-3-23 12:36:30 | 显示全部楼层 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
 楼主| 发表于 2010-3-23 12:37:56 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2010-3-23 17:11:20 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2010-3-23 17:13:41 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2010-3-23 17:25:58 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2010-3-23 17:28:33 | 显示全部楼层
以我个人的理解,如果你是做RTL级的设计,尤其是验证,用SV这块现在用得较多了,
如果你的方向是做系统级仿真,建个模型,与其它工具的交互什么的,用SC
回复 支持 反对

使用道具 举报

发表于 2010-3-23 19:43:28 | 显示全部楼层
同意6楼的观点
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2010-3-24 12:39:18 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2010-3-24 12:42:12 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2010-3-24 14:38:11 | 显示全部楼层
同意6楼观点,但是如果有verilog基础的话,学习SV比较容易些。当然两者都是以C++为基础的,我认为两者都有必要学习,语法来讲都不难,关键还是需要好的验证和建模方法学的学习!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-28 05:25 , Processed in 0.019389 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表