在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] Need Synopsys Tools 新人帖 prabakaran_123 2021-9-6 02309 prabakaran_123 2021-9-6 05:13
[原创] Spyglass 2018 prabakaran_vlsi 2021-9-5 42214 patrickchen 2021-9-16 16:30
[原创] nlint跨时钟域分析设置 新人帖 attach_img 佳木秀繁阴 2021-8-31 01414 佳木秀繁阴 2021-8-31 10:17
[原创] 求教sdram缓存图像的问题 durbin 2021-8-21 01625 durbin 2021-8-21 18:00
[原创] Mentor LeonardoSpectrum 12b (ASIC/FPGA) + Crack for Windows x32 attach_img ricvadim 2021-8-21 22020 temp759 2022-2-8 05:14
[原创] emacs auto-gen yex 2021-8-20 01655 yex 2021-8-20 19:30
[原创] Spartan-6触发器控制信号的扇出数量统计方式 attach_img innovation 2021-8-15 11649 innovation 2021-8-15 20:47
[原创] 基于Xilinx LUT6设计高效紧凑的2:1 Bus Mux attach_img innovation 2021-8-15 21635 lans0625 2021-8-15 20:36
[原创] Xilinx Spartan-3AN的触发器使用 attachment  ...2 innovation 2021-8-15 103267 innovation 2021-8-15 19:04
[原创] gating clock attachment want2019 2021-8-13 62383 lkpkf 2022-8-9 16:01
[原创] Synopsys VCS2016安装 新人帖 attachment want2019 2021-8-12 01669 want2019 2021-8-12 17:19
[原创] common design 新人帖 kk_bro 2021-8-5 01856 kk_bro 2021-8-5 18:34
[原创] 替同学咨询:FPGA开发转IC Design的建议 新人帖 attach_img durbin 2021-8-3 31639 asic_service 2021-8-4 11:31
[原创] ubuntu cadence ius9.2安装 cqu_luj 2021-8-3 01999 cqu_luj 2021-8-3 01:42
[原创] cocotb—编写第一个testBench NSSC_feng 2021-8-1 21539 冲出藩篱 2021-8-9 11:26
[原创] Verilgo参数化MUX写法 新人帖 attach_img 圈圈1997 2021-7-26 01446 圈圈1997 2021-7-26 22:16
[原创] 将CortexM3-DesignStarter简化并移植到DE2-115 attach_img Pasingen 2021-7-26 12062 念桥明月 2021-10-15 14:34
[原创] 波形系统三大关键点解析 attach_img zuozeshu 2021-7-26 01064 zuozeshu 2021-7-26 16:44
[原创] verilog实现独热码转二进制函数 新人帖 attach_img wangjingyun 2021-7-26 42987 wuseqqrxy 2024-3-24 14:06
[原创] FPGA Spartan 7控制Nand Flash读写,IO数据被拉低 新人帖 attach_img xixd_2020 2021-7-15 21322 xixd_2020 2021-7-15 19:54
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功  ...234 Pasingen 2021-7-12 389167 Nouins 2023-6-8 11:43
[原创] ptpx.pdf 2017 user guide attachment zhang861616 2021-7-10 62377 18812436116 2023-8-23 10:10
[原创] DE2-115引脚分配tcl脚本 attachment Pasingen 2021-7-10 21848 icwqz 2022-4-14 21:17
悬赏 [原创] altera ip licese,比较全 - [悬赏 1 信元资产] attachment tsauamiwl 2021-6-28 72318 vsop 2021-7-13 19:34
[原创] pcie phy 物理层实现 verilog代码 attach_img 2609811840 2021-6-28 73128 calmqing 2023-10-4 14:59
[原创] Xilinx PCI Core BAR2读/写操作时序图 attach_img innovation 2021-6-27 01351 innovation 2021-6-27 23:40
[原创] 发现一个天才 attach_img digest  ...23 innovation 2021-6-27 2513425 dihoo123 2023-9-4 09:32
[原创] 分享一个自己用Verilog写的时钟分频器 新人帖 attachment zhaixin1989 2021-6-25 11636 zsftm 2021-6-25 16:42
[原创] 谁有s家的DWC破解的办法 wucaidai 2021-6-24 01691 wucaidai 2021-6-24 22:47
[原创] FPGA产权保护方案概述 attach_img WALI-123 2021-6-10 01318 WALI-123 2021-6-10 09:49
[原创] CPLD&FPGA开发与应用 attachment kevin.yang0922 2021-6-9 01404 kevin.yang0922 2021-6-9 22:23
[原创] SpyGlass_MoreLintRules_Reference attachment  ...2 kevin.yang0922 2021-6-9 164758 dreamfly123123 2024-1-23 17:33
[原创] cdc 新人帖 attachment kevin.yang0922 2021-6-9 31898 jfeta 2022-7-21 06:19
[原创] vivado hls工程文件层级设计 新人帖 attach_img WALI-123 2021-6-5 01554 WALI-123 2021-6-5 22:01
[原创] 提供基于fpga的mipi屏方案 chenlidong 2021-6-5 21217 芯星 2021-6-7 19:53
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 21:15 , Processed in 0.023500 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块