请教default语句

fpgafpga

对于default语句后面的语句有些模糊
假设一个编码模块如下
module encode(a,b);
........
reg [1：0] a;
reg [3：0] b;
always@(a)
begin
case(a)
  00:     b<=4'b0000;
  01:     b<=4'b0001;
  10:     b<=4'b0010;
  11:     b<=4'b0011;
  (没有default分支)
  default: ;(相当于VHDL中的NULL 不做什么)
  default: b<=4'z;
  default: b<=4'x;
  endcase
end
endmodule
default后面有上述4种选择,似乎都可以,不知道都有什么不同的,一般用哪个
谢谢高手指点迷津

jackwolf1981

default在设计中是用来防止出现launch的，上面这个例子，状态是全的，所以可以不用写default！
如果写得话，一般还是写一个有准确值得吧，比如：
default: b<=4'b0000;
如果写成b<=x或z ，硬件怎么出现这个状态。设计中是不能出现x和z的，验证就无所谓了。
如果写成default: ； 跟没写有什么区别吗？

fpgafpga

谢谢指点,不过
default: b<=4'bx
default: b<=4'bz 应该也是可以的了
条件好象还包括x,z  不能算是完备的

chizya

有點難度,學習中