在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6579|排名: 16 

[求助] Synopsys DDR4-PHY的training失败 新人帖 weigang_8099 2021-10-23 71973 Fireflyzt 2023-8-24 20:50
[原创] enentually 和 s_eventually编译报错 sccedi 2022-12-1 1956 litengmu64 2023-8-24 15:44
[求助] 问一个简单的工具操作问题,如何在verdi中添加多个“刻度辅助线” attach_img sages 2013-7-25 96855 sky啊哈 2023-8-24 14:27
[求助] 问大佬有做过DW apb I2C 模块的吗? 追乐人66 2022-3-16 21613 Guiyx 2023-8-23 17:52
[求助] 关于verdi加载单一信号慢的问题 tjz1127 2023-8-23 1507 tjz1127 2023-8-23 17:23
[求助] 关于USB Device PowerOn Reset oscillator_cn1 2023-3-24 21029 Xunuoo 2023-8-23 11:37
[原创] uvm一个广泛流传的错误例子 erwang 2022-12-23 71829 Xunuoo 2023-8-23 11:32
[求助] xmvlog: *E,NOTSTT : expecting a statement [9(IEEE)]. 杨玉权 2021-7-23 35175 milanotang 2023-8-22 11:38
[求助] top层为什么setcfg可以在run_test之前 zhuimeng2020 2023-8-21 2522 空白MAX 2023-8-21 18:37
[求助] irun中怎么禁止显示ASSERT/WARNING ic小新 2015-1-8 85250 IC闲人 2023-8-21 15:47
[解决] esxi-vmdk丢失创建 attach_img luoyanghero 2023-8-21 0525 luoyanghero 2023-8-21 11:29
[求助] 顶层连接DUT处import uvm pkg可以省去吗 zhuimeng2020 2023-8-10 4683 zhuimeng2020 2023-8-19 22:17
[求助] formality出现一些奇怪的cell 人生百态 2023-8-18 0422 人生百态 2023-8-18 16:20
[讨论] interface连接dut后仿真出现dut信号被多重驱动的问题 新人帖 replaceorstay 2023-8-17 1612 replaceorstay 2023-8-18 12:28
[求助] integer和int数据类型的区别? 花伴星空 2023-8-18 0503 花伴星空 2023-8-18 11:21
悬赏 [求助] synopsys 综合 加密的rtl - [悬赏 100 信元资产] DZ小亮 2020-9-1 65613 jordanko 2023-8-17 23:01
[求助] fork_join_none和fork join_any不能引用interface信号 Lost1995 2023-8-4 1628 replaceorstay 2023-8-17 20:33
悬赏 [求助] 求synopsys vera套件安装包 - [悬赏 300 信元资产] 770498962 2022-10-6 31711 jordanko 2023-8-17 19:40
[资料] UPF参考脚本 attachment  ...23456 wwjsongjie 2012-11-27 5016940 cmmjava 2023-8-15 16:12
[原创] IC设计流程总结和疑问 新人帖 digest  ...2 西瓜快走 2020-1-3 129191 alienwarexie 2023-8-15 14:53
[求助] SV dpi调C程序 bonze 2023-8-15 0578 bonze 2023-8-15 10:17
[求助] vcs编译时,如何编译到默认的WORK库中,方便之后的调用  ...2 mndzjsjczex 2015-9-1 1512860 BranJiang 2023-8-14 22:04
[原创] 步进电机 MS35774内置256细分步,超低噪高压步进电机,速度自适应力矩调整。内置MOS xbwzwx 2023-8-14 2656 simpleplan 2023-8-14 18:53
[求助] questa 无法合并收集到的覆盖率文件,请问什么原因? 新人帖 ScienceHamster 2023-7-27 2603 ScienceHamster 2023-8-14 16:12
[资料] System verilog Assertions 应用指南的英文原版书籍 attachment mylark 2013-12-31 83919 cmmjava 2023-8-14 14:09
[求助] 平台中的一些命名注释有相对统一的风格吗? zhuimeng2020 2023-8-12 2506 空白MAX 2023-8-12 20:56
[求助] 如何动态的调用generate块中的task 新人帖 hakari 2023-8-7 3538 hakari 2023-8-11 11:32
[求助] AXI VIP使用 attach_img leolaal 2022-1-18 52057 simpleplan 2023-8-11 09:14
[求助] UVM书中pack_bytes这种方法用的多吗? zhuimeng2020 2023-7-30 6871 zhuimeng2020 2023-8-10 21:21
[求助] MAC验证 新人帖 酷酷的彬 2023-8-10 0599 酷酷的彬 2023-8-10 11:38
[求助] 取消axi vip mem的address not aligned warning 枫舞 2023-8-9 0693 枫舞 2023-8-9 15:54
[求助] vseq中可以调用base_test定义的function吗 新嘴小王安子 2023-8-1 4718 新嘴小王安子 2023-8-8 22:28
[求助] VCS仿真异常退出 我不是三毛 2022-9-7 21680 23343woaiic 2023-8-8 16:12
[原创] NCverilog仿真 Liz6868 2014-7-22 42097 wfjx_1985 2023-8-8 14:37
[求助] 后仿真,sdf -> delay attach_img 花伴星空 2023-8-3 1632 mikyli 2023-8-8 10:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-15 05:09 , Processed in 0.026009 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块