EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31149|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 761 762 763 764765766 767 768 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


VHDL_语言及其应用	sunlei44332211 2009-5-8	72859	planet1997 2009-6-8 10:57
一个基于cyclone的开发板原理图 ...2 3 4 5 6	zcruise 2006-9-16	5818819	e04610225 2009-6-8 10:36
cycloneII时钟倍频锁不住的问题	jy8312 2009-6-5	43883	liulanghan 2009-6-8 09:43
急：cpld电源断开为什么管脚依然有电压？	hnuwyf 2009-6-5	13584	liulanghan 2009-6-8 09:39
电平触发和边沿触发	SHIFPGA 2009-6-6	43543	liulanghan 2009-6-8 09:35
Cadence规则约束	icroom 2009-5-18	12205	icroom 2009-6-7 22:41
发现了个不错学习电子技术的网站	jindouzhang 2009-6-7	35286	vwxy756 2009-6-7 19:45
求书!!谁有verilog与PC机接口电路设计的电子版	jekky888888 2009-4-10	74102	melody156 2009-6-7 13:37
如何检测信号的上升沿? ...2	dlbasin 2008-10-3	129639	yangyuanwei 2009-6-7 11:17
14种PSP常见故障及修理方法	psp3006zq 2009-6-7	01538	psp3006zq 2009-6-7 02:58
求助大侠，我的modelsim出问题了	xpxu 2009-5-28	84650	jafeng 2009-6-6 18:22
[新品介绍] Synplify 7.5 and Amplify 3.5 has released	一声叹息 2004-2-20	53508	jafeng 2009-6-6 18:18
关于chipscope的问题	songchao0621 2009-5-29	53108	jafeng 2009-6-6 18:15
为什么要学习perl ...2	foggerwoody 2009-4-12	109893	jafeng 2009-6-6 18:12
求教：waveform type must be specified if any waveform parameters are given	multiplus 2009-4-23	34124	暖色系 2009-6-6 11:56
请教问题，verplex高手请进	eddsos 2005-6-18	23729	htql464 2009-6-5 08:11
信号边沿检测	awetman 2009-6-5	02954	awetman 2009-6-5 05:26
崩溃了！求教高手！急！！！ ...2 3	chijiuziyou 2009-4-28	208439	zhang2000 2009-6-4 21:10
PROM 配置问题	zhaoqing_cc 2009-6-2	42897	liulanghan 2009-6-4 10:16
谁能帮我做个数字锁相环，十万分紧急啊！！！	随缘游 2009-5-20	83555	tigerlin969 2009-6-4 01:28
实习	dfsd7777 2009-6-1	54022	richardhoo 2009-6-4 01:18
请教：nios II 软核从哪里来？需要购买？ ...2	deleter 2008-3-5	116180	maxsnail 2009-6-3 11:24
几个疑惑——node	chibijia 2009-4-22	12615	hjx2015@126.com 2009-6-2 15:49
请教D触发器的VHDL描述问题	大漠尘侠 2009-5-14	94888	hjx2015@126.com 2009-6-2 15:38
[求助] 过期删除。	xgm2010 2009-5-21	53127	xgm2010 2009-6-2 14:48
关于verilog中for语句的一些问题请教大家	illdan 2009-6-2	22743	illdan 2009-6-2 11:20
请教－－－备受困扰的一个小问题，希望兄弟们多多指点。	saiaoying 2009-5-27	93826	sunchpku 2009-6-1 19:40
深圳地区承接与fpga相关的项目	szfpga 2009-6-1	13232	stuv367 2009-6-1 12:10
求助：VHDL语言编写的滤波器程序	球球JK 2009-5-30	12591	porpihi 2009-5-31 04:36
帮忙看看	mikelee7821 2009-5-20	52582	peakylee 2009-5-28 07:17
求助：可重构滤波器的FPGA设计	球球JK 2009-5-26	83309	opqr792 2009-5-27 22:09
siwave里面进行安全检查的时候第一项的错误！导致不能仿真！如何解决？	feitengyu 2009-5-27	02212	feitengyu 2009-5-27 18:03
cmos电路设计	jsloh 2009-5-27	04109	jsloh 2009-5-27 17:57
请问Module Compiler如何给design加约束啊？	lanyiel 2009-5-27	04527	lanyiel 2009-5-27 14:33
求助：cadence无法编写verilog—XL仿真文件	zhongpeng366 2009-5-25	01800	zhongpeng366 2009-5-25 23:44

1 ... 761 762 763 764765766 767 768 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31149|排名: 6

快速发帖

浏览过的版块

站长推荐 /1