EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31204|排名: 17

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 755 756 757 758759760 761 762 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


北大Verilog教程 ...2 3 4 5 6..7	wowo0128 2008-4-1	6421067	zhyeah 2009-9-8 19:49
modelsim se 6.4版本的支持SV的哪些语法啊	huangruihua_pku 2008-12-29	34430	xianyun2277 2009-9-8 14:53
全国电子设计大赛FPGA交流群	unbj8 2009-9-7	01699	unbj8 2009-9-7 16:35
请问什么版本的synplify pro支持stratixIII啊？急找	sidney_l 2009-9-7	12143	ccpi 2009-9-7 15:57
QQ群的讨论？	huahuagood 2009-9-6	12918	xsjyahoo 2009-9-7 12:48
IC菜鸟求助（牛B的大侠进来）	lvlingpeng17 2009-8-28	53025	aguilzu00 2009-9-6 13:54
寻有ic设计经验的朋友	liyakui 2009-9-4	22993	aguilzu00 2009-9-6 13:03
verilog 问题请教	sqwu 2009-8-27	73246	aguilzu00 2009-9-6 13:02
流片成本	liyakui 2009-9-4	43593	aguilzu00 2009-9-6 12:55
verilog中 x>>>N是什么意思	czh306 2008-10-17	810270	aguilzu00 2009-9-6 12:38
verilog中用整数遇到的问题	去玩儿 2009-9-5	24609	aguilzu00 2009-9-6 12:32
请帮忙推荐一个实际情况下用EDK做的软硬结合的项目	321liuwei321 2009-9-5	02317	321liuwei321 2009-9-5 22:48
纪念新的开始-09毕业生 ...2	fybh911 2009-3-19	125542	bluefairy888 2009-9-5 14:44
请教：Verilog中UDP描述的D触发器转换为行为描述	tjunk 2009-9-2	54224	bluefairy888 2009-9-5 14:30
8x8 serial multiplier的两个程序（请各位给出评价）	mimi猪 2004-1-10	23120	wanyewmun 2009-9-5 13:14
求推荐CMOS工艺AD、DA设计经典教程	int 2009-9-4	03332	int 2009-9-4 22:46
请教大家，FPGA控制芯片问题	猫王300秒 2009-9-4	01972	猫王300秒 2009-9-4 19:46
请教 prescaler怎么翻译	albert_eetop 2007-9-17	410239	orphan 2009-9-4 15:50
这个哪里错误我是新手	qinglang 2009-9-1	42742	orphan 2009-9-4 15:18
如何处理这里的警告	天地一逍遥 2009-8-12	53668	zhyeah 2009-9-3 23:53
大家有没有好的IP设计相关的书籍	hahaer 2009-9-1	32956	dacheng58 2009-9-3 22:37
请教高手讲解一下这个paper	jojoguo 2009-9-3	04337	jojoguo 2009-9-3 17:09
ALTERA USB-Blaster	xiaobenyi 2008-9-3	43028	dltj 2009-9-3 15:27
最近在用chipscopse，很是郁闷，请帮忙~~	ineedpower 2009-9-2	13275	ineedpower 2009-9-3 08:29
关于FPGA布线约束问题	xyz000 2009-8-26	53211	sleeplessvenus 2009-9-3 01:31
dve和VCS modelsim	longlyteng 2009-9-2	02696	longlyteng 2009-9-2 20:01
quartus 2 编译后资源为什么占用0%?	hcm608 2009-8-25	86545	hcm608 2009-9-2 09:23
Verilog新手求助~~	hsdd2009 2009-8-30	32620	yuanpin318 2009-9-1 19:35
MBIST中的SCAN_TEST信号的作用是什么?	wuyunhui 2009-8-28	34592	yuanpin318 2009-9-1 19:33
求latch功能RTL code	red_0220 2009-8-27	24103	yuanpin318 2009-9-1 19:25
基于FPGA的多路模拟量	spgto 2009-1-23	66894	yuanpin318 2009-9-1 19:07
请教一个FFT实现中乘法器实现的问题	bmhdtv 2009-9-1	03698	bmhdtv 2009-9-1 16:53
Virtex-5 xc5vfx200t有多少lut??	supermachao 2009-8-28	32579	stuv527 2009-8-31 00:47
dc生成的.v文件怎么仿真？？	sdwsh 2006-8-11	84751	yuanpin318 2009-8-28 21:00
跪求组合逻辑整理软件 - [悬赏 10 信元资产]	adc008 2009-8-24	33311	yuanpin318 2009-8-28 20:31

1 ... 755 756 757 758759760 761 762 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31204|排名: 17

快速发帖

浏览过的版块

站长推荐 /1