在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: 猫王300秒

请教:为什么FPGA输出时钟波形好差??

[复制链接]
发表于 2009-9-17 15:47:04 | 显示全部楼层
输出有电容把它虑了???
回复 支持 反对

使用道具 举报

发表于 2009-9-18 15:28:58 | 显示全部楼层
你把探头调到10X模式了么?或者你示波器带宽足够么?
回复 支持 反对

使用道具 举报

发表于 2009-9-18 15:37:05 | 显示全部楼层
看看!!!
回复 支持 反对

使用道具 举报

发表于 2009-9-19 13:57:58 | 显示全部楼层
示波器问题的可能大些
回复 支持 反对

使用道具 举报

发表于 2009-9-19 20:56:53 | 显示全部楼层
明显示波器的问题嘛,带宽不够宽,方波的高频分量被滤掉了
回复 支持 反对

使用道具 举报

发表于 2009-9-19 22:05:48 | 显示全部楼层
你的匹配作好了吗?
回复 支持 反对

使用道具 举报

发表于 2009-9-20 08:21:37 | 显示全部楼层
示波器问题吧
回复 支持 反对

使用道具 举报

发表于 2009-9-21 09:48:10 | 显示全部楼层
不能用普通IO做时钟输入输出
请用具有全局时钟能力的IO作时钟输入输出
spec 上有讲
回复 支持 反对

使用道具 举报

发表于 2009-9-23 17:19:32 | 显示全部楼层
学习学习,路过路过
回复 支持 反对

使用道具 举报

发表于 2009-9-24 02:02:06 | 显示全部楼层
学习路过
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 16:27 , Processed in 0.022176 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表