EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31145|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 733 734 735 736737738 739 740 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA多时钟源选通问题？	lwwlww 2010-3-2	02537	lwwlww 2010-3-2 17:29
[求助] 菜鸟问时序问题	zz8318 2010-2-27	83885	memoryzz 2010-3-2 16:26
[求助] 怎么用verilog编写链表管理队列啊？	bbpfancy 2010-3-2	58039	不再回头 2010-3-2 11:05
[求助] 请教双向端口加pad的问题	jenny_guo 2009-12-22	26910	jackyliuli 2010-3-2 10:12
[讨论] 新手请教如何学FPGA	zhoujoe 2010-3-1	13244	我将真事隐去 2010-3-1 16:47
[求助] 用verilog搭建仿真环境做到自动比较比较复杂，怎么办？ ...2	bbpfancy 2010-2-21	175958	pshiue 2010-3-1 16:39
[求助] 做FPGA上板测试时候很难定位问题，大家怎么解决的？ ...2	bbpfancy 2010-2-21	136005	klhf5165 2010-3-1 16:26
[原创] 大侠请进	QHERO 2010-2-28	22956	machree 2010-3-1 11:19
[求助] 双向数据如何从FPGA中透传？	eaglelsb 2010-2-25	43543	eaglelsb 2010-2-27 09:04
[讨论] 问个问题哈	mjyu31 2010-2-27	02771	mjyu31 2010-2-27 08:49
[求助] 问问大家关于RAM与reg的问题	willwillwill 2010-2-21	85015	jianke999 2010-2-26 15:07
[求助] MAX II 的逻辑为什么不对	2004wrz 2010-2-26	12704	我将真事隐去 2010-2-26 14:46
怎样判断验证工作可以结束了？ ...2 3 4	fourrivers 2006-10-8	3511011	zhaoguo4409 2010-2-26 14:24
[求助] VHDL中信号多驱动的问题	zhn009 2010-2-25	46260	zhn009 2010-2-25 12:50
[求助] 请问哪位知道该同步器的出处？	keviner 2010-2-25	23277	keviner 2010-2-25 10:27
[求助] coding style 是什么	bigassli 2010-2-25	54074	我将真事隐去 2010-2-25 10:07
[求助] VHDL语言如何设置延时？	zhn009 2010-2-23	24169	zhn009 2010-2-25 09:07
[讨论] PT8A6301 这个芯片的编码原理	ydlm42sj 2010-2-24	04492	ydlm42sj 2010-2-24 16:48
[原创] EPCS配置的奇怪问题	eeRen 2010-2-24	01611	eeRen 2010-2-24 16:48
[求助] 用libero综合出现警告	liu_jing_yang 2010-2-22	14461	liu_jing_yang 2010-2-24 13:32
[求助] 关于modelsim	branch 2010-2-7	52727	branch 2010-2-23 21:14
[求助] 同一个时钟的如何设置false_path	defflin 2010-2-20	74381	defflin 2010-2-23 10:57
[讨论] 有专门做FPGA时序分析的么？	psd0208 2010-2-21	43435	hllyh 2010-2-23 09:47
[求助] 50M时钟输入，想得到1HZ的输出时钟，大家一般怎么做分频？ ...2 3 4	haoyachuan 2009-12-22	3413502	mich_xia 2010-2-21 14:06
[求助] MODELSIM仿真XILINX器件出现错误！	xbimuyu 2010-2-20	02390	xbimuyu 2010-2-20 16:23
问问reset的问题 ...2 3 4 5	kaikai1981 2008-6-1	4614186	ecnuapple 2010-2-13 17:43
[求助] 这是什么意思？ ...2	luyuntao 2010-2-3	116037	rr253 2010-2-12 15:45
SDRAM MODE REGISTER问题	cdhqh 2004-5-27	93290	2010.02.09 2010-2-10 19:56
[求助] 累加器的复用	110500623 2009-12-18	72638	2010.02.10 2010-2-10 19:33
问一个乘法位宽和时钟速度的问题	trurwong 2009-11-19	42819	2010.02.10 2010-2-10 19:30
如何将10M的时钟通过FPGA或CPLD分频得到3M的时钟 ...2	ruiruio4 2009-10-25	138327	2010.02.10 2010-2-10 19:17
bond finger	liumm 2009-7-10	47510	2010.02.10 2010-2-10 19:14
请教Verilog里数据比较的问题？ ...2 3	psd0208 2009-11-11	2315485	amormio124 2010-2-10 15:45
请教一个关于Latch的问题 ...2	wang07 2009-7-31	136370	amormio124 2010-2-10 15:31
[求助] 怎么用4个独立的1bit的随机数产生器构成一个4bit的随机数产生器	zhuanyonglaifa 2009-12-31	53867	amormio124 2010-2-10 15:25

1 ... 733 734 735 736737738 739 740 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31145|排名: 12

快速发帖

站长推荐 /1