在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

!loginextratip!

!loginextratip!

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3883|回复: 5

[求助] 使用DCM后逻辑出错!求救急急急

[复制链接]
发表于 2010-3-31 10:03:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
逻辑用来进行ADC采集,单模块调试完全正确,直接用40M晶振驱动无错;

然后仅仅例化DCM模块,并不使用倍频输出,仅仅使用DCM的40M输出做时钟,

这时候采集出错。

不知那位大侠遇到这种情况,请不吝赐教!小弟万分感谢!!!
发表于 2010-3-31 11:41:20 | 显示全部楼层
用晶振和用DCM出去的时钟,走线会不一样啊。这样就有可能会出问题。
发表于 2010-3-31 12:57:35 | 显示全部楼层
错误是什么也请提示出来。
发表于 2010-3-31 13:26:33 | 显示全部楼层
外部时钟仅与DCM模块的时钟输入相连,而其他模块所用的时钟信号均从DCM的输出引入
发表于 2010-3-31 13:36:19 | 显示全部楼层
DCM的Reset你怎么处理的
发表于 2010-3-31 13:37:24 | 显示全部楼层
看了看好像我之前理解错了。你的意思是,原来模块用晶振进来的40M驱动内部模块没事,然后例化DCM用clk0_out或clkin_ibufg_out出来后就错了?那么请检查资源占用情况和STA
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 18:32 , Processed in 0.098500 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表